VerilogHDL负责数字电路设计（AI助学版）课件_第1页
VerilogHDL负责数字电路设计（AI助学版）课件_第2页
VerilogHDL负责数字电路设计（AI助学版）课件_第3页
VerilogHDL负责数字电路设计（AI助学版）课件_第4页
VerilogHDL负责数字电路设计（AI助学版）课件_第5页
已阅读5页，还剩4页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

8.5顺序块和并行块块语句包括两种类型：顺序块和并行块8.5.1顺序块关键字:

begin

和end

用于多条语句组合成顺序块顺序块具有以下特点：顺序块中的语句是一条接一条按顺序执行的如果语句包括延迟或事件控制，那么延迟总是相对于前面那条语句执行完成的仿真时间

顺序块regx,y;reg[1:0]z,w;initialbeginx=1'b0;y=1'b1;z={x,y};w={y,x};endregx,y;reg[1:0]z,w;initialbeginx=1'b0;//在仿真时刻0完成#5y=1'b1;//在仿真时刻5完成#10z={x,y};//在仿真时刻15完成#20w={y,x};//在仿真时刻35完成end8.5.2并行块关键字：fork

和join

声明并行块具体有以下特性：并行块内的语句并发执行语句执行的顺序是由各自语句中的延迟或事件控制决定语句中的延迟或事件控制是相对于块语句开始执行的时刻并行块regx,y;reg[1:0]z,w;initialforkx=1'b0;//在仿真时刻0完成#5y=1'b1;//在仿真时刻5完成#10z={x,y};//在仿真时刻10完成#20w={y,x};//在仿真时刻20完成join8.5.3块语句的特点块可以嵌套使用，顺序块和并行块能够混合在一起使用块语句有三个特点：嵌套块、命名块和命名块的禁用。嵌套块//嵌套块initialbeginx=1'b0;fork#5y=1'b1;#10z={x,y};join#20w={y,x};end命名块块可有自己的名字：命名块可以声明局部变量命名块是设计层次的一部分，命名块中声明的变量可以通过层次名引用进行访问命名块可以被禁用，例如停止其执行moduletop;initialbegin:block1//名字为block1的顺序命名块integeri;//整型变量i是block1命名块的静态本地变量

//可以通过层次名top.block1.i被其他模块访问......endinitialfork:block2//名字为block2的并行命名块regi;//寄存器变量i是block2命名块的静态本地变量

//可以通过层次名top.block2.i被其他模块访问......joinendmodule命名块的禁用关键字：disable终止命名块执行的方法disable可以用来从循环中退出、处理错误条件以及根据控制信号来控制某些代码段是否被执行。对块语句的禁用导致紧接在块后面的那条语句被执行reg[15:0]flag;integeri;beginflag=16'b0010_0000_0000_0000;i=0;begin:block1//while循环中的主模块是命名块block1while(i<16)beginif(flag[i])begin$display("EncounteredaTRUEbitatelementnumber%d",i);disab

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论