《微电子与集成电路设计导论（第2版）》全套教学课件

微电子与集成电路设计导论第一章

绪论全套可编辑PPT课件第1章概论.pptx第2章半导体物理基础.pptx第3章半导体器件物理基础.pptx第4章半导体集成电路制造工艺.pptx第5章集成电路基础课件.pptx第6章新型微电子技术.pptx时代跨越：人类文明历经石器、青铜与铁器时代的材料变革，如今正式步入以半导体为核心的“硅器时代”（SiliconAge），硅成为重塑现代世界的关键材料。核心引擎：微电子技术是时代进步的核心动力，其标志性产物——集成电路（IC），更是信息产业的“心脏”，支撑着从智能终端到航天科技的万物互联。学习蓝图：本课程将系统梳理微电子学的发展脉络、核心原理与产业格局，从基础理论到前沿技术，为你构建完整的学科认知体系，探索芯片背后的科技奥秘。1.1微电子学概论本章核心概览：概念与定义：微电子学是研究在半导体材料芯片上，通过微细加工技术实现电子器件与电路的设计、制造及系统应用的一门交叉学科，是现代电子信息技术的微观基础。集成电路的价值：作为微电子学的核心产物，集成电路（IC）通过微型化与高度集成，实现了信息处理的高速化与低功耗，是现代通信、计算、智能硬件等领域的“心脏”。学科关键特点：它具有极强的综合性与前沿性，融合了固体物理、材料科学、精密制造与电子工程，是推动高新技术产业发展的核心动力。1.1微电子学的概念微电子的概念：微电子不是指微小的电子，而是指微型电子电路。（a）电力线路

（b）电子电路（c）微电子电路特征尺寸：米

特征尺寸：毫米特征尺寸：微米微电子学的概念：微电子学（Microelectronics）是电子学的一门分支学科，是研究集成电路设计、制造、测试、封装等全过程的一门学科。或者说，主要是研究电子或离子在固体材料中的运动规律及其应用，并利用它实现信号处理功能的学科。目的：实现电路和系统的集成。对应的行业：半导体行业，以半导体材料为加工对象。核心产品：集成电路（IntegratedCircuit，缩写为IC）。集成电路的概念：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能。集成电路发展：1946年，人类第一台通用电子计算机ENIAC在美国宾夕法尼亚大学问世，里面的电路器件是以真空管为单位，共含有17468只电子管。体积非常庞大，不能完成现在的复杂运算的处理。现在的计算机已经发展到“掌上电脑”，更轻，更薄，尺寸已如一本书大小。微电子学的特点：基础性集成性综合性渗透性1.2微电子学的战略地位对国民经济的作用图1.2.1国民经济的“食物链”关系示意图集成电路产业是国民经济的“倍增器”，形成了独特的价值传导“食物链”。其产值增速持续高于电子工业，而电子工业增速又领先于国民经济整体增速。市场销售额（10亿美元）市场销售额（10亿美元）手提数据通讯*630超薄显示器*170个人电脑*470IC卡*165移动电话服务*380地面微波广播*160CPU*300DNA生物芯片*160数据存储产品*270多用途通讯设备*155磁存储*250半导体设备*150电子商务*250电力交通工具*150网络信息服务*230墙壁式超薄电视*145高密度磁存储*230移动电话*140系统集成芯片*210直接引入工具140家庭医疗设备*210ITS设备140互联网*200DNA加工食品135有线电视*200液晶显示器*120智能传输系统190仿制品115代理软件*180燃油汽车110表1.2.1信息社会各市场领域的销售额（单位：10亿美元）对国家安全与国防建设的作用进入信息化社会后，微电子技术的主要产品集成电路成为武器的一个组成元，于是电子战、智能武器应运而生。电子含量在各类武器装备和国防建设上的比例对国家安全起着举足轻重的作用。图1.2.3信息社会各应用产品市场领域的销售额对信息社会的作用对传统产业的带动作用微电子对传统产业的渗透与带动作用。几乎所有的传统产业与微电子技术结合，用集成电路芯片进行智能改造，都可以使传统产业重新焕发青春。对风机、水泵采用变频调速等电子技术进行改造，每年即可节电500亿度以上.和机械学科的结合，导致很多传统的机械产品逐步电子化。和生物学结合，生物芯片的诞生得以实现对细胞、蛋白质、DNA以及其他生物组分的准确、快速、大信息量的检测。……1.3微电子学的发展历史晶体管的发展历史：1833年英国物理学家法拉第发现氧化银的电阻率随温度升高而增加。1873年英国物理学家施密斯发现了晶体硒在光照射下电阻变小的光电导效应。1877年英国物理学家亚当斯发现的晶体硒与金属接触在光照射下产生电动势的半导体光生伏特效应。1906年美国物理学家皮尔逊等人发现金属与硅晶体接触产生整流作用的半导体整流效应。1931年英国物理学家威尔逊提出了能带理论。1939年肖特基提出并建立了解释金属-半导体接触整流作用的理论，前苏联物理学家达维多夫也提出自己的金属-半导体接触整流作用的理论。1946年，世界上第一台通用电子计算机ENIAC诞生，其中含有17468只电子管。（a）电子管（b）电子管存储器图1.3.1电子管照片图1.3.2世上第一台通用电子计算机照片1947年12月23日，由肖克莱，理论物理学家巴丁和实验物理学家布拉顿组成的固体物理研究小组在对半导体特性研究的过程中发明了世界上第一只点接触三极管，标志着电子技术从电子管时代进入了晶体管时代。集成电路的发展历史：1952年5月，英国皇家研究所的达默第一次提出了集成电路的设想。1958年以德克萨斯仪器公司的科学家基尔比为首的研究小组和诺伊斯各自独立地研制了世界上最早的集成电路，当时该电路是仅包含12个元件的混合集成电路。图1.3.4世界上第一块集成电路图图1.3.5第一个基于掩膜照相技术的平面工艺集成电路图1.3.6收音机的发展历程集成电路的出现使电子元器件和线路甚至整个系统向一体化的方向发展。图1.3.7工艺里程碑集成电路的迅速发展，除了物理原理之外还得益于许多新工艺的发明。图1.3.8摩尔定律示意图1965年英特尔公司主要创始人摩尔提出了著名的“摩尔（Moore）定律”（Thenumberoftransistorperintegratedcircuitwoulddoubleevery18month）。早期研制和生产的集成电路都是双极型的。1930年，德国科学家Lilien-filed提出了关于MOS场效应晶体管的概念、工作原理以及具体的实施方案。1960年Kang和Atalla研制出第一个利用硅半导体材料制成的MOS晶体管。1962年以后出现了由金属-氧化物-半导体（MOS）场效应晶体管组成的MOS集成电路。1.4集成电路的分类按器件结构类型分类:双极集成电路金属-氧化物-半导体（MOS）集成电路双极-MOS（BiMOS）集成电路双极集成电路有源器件：双极晶体管工作机理:依赖于电子和空穴两种类型的载流子工作分类：NPN和PNP型双极集成电路优点：速度高、驱动能力强等金属-氧化物-半导体（MOS）集成电路有源器件：MOS晶体管工作机理:主要靠半导体表面电场感应产生的导电沟道工作分类：NMOS、PMOS和CMOS（互补MOS）集成电路优点：输入阻抗高、抗干扰能力强、功耗小（约为双极集成电路的1/10～1/100）、集成度高（适合于大规模集成）双极-MOS（BiMOS）集成电路有源器件：同时包括双极和MOS晶体管特点：综合了双极和MOS器件两者的优点，但制作工艺复杂按集成电路规模分类:小规模集成电路（SmallScaleIC，简称SSI）中规模集成电路（MediumScaleIC，简称MSI）大规模集成电路（LargeScaleIC，简称LSI）超大规模集成电路（VeryLargeScaleIC，简称VLSI）特大规模集成电路（UltraLargeScaleIC，简称ULSI）巨大规模集成电路（GiganticScaleIC，简称GSI）类别数字集成电路模拟集成电路MOSIC双极ICSSI<102<100<30MSI102～103100～50030～100LSI103～105500～2000100～300VLSI105～107>2000>300ULSI107～109

GSI>109

按结构形式的分类:单片集成电路：指电路中所有的元器件都制作在同一块半导体基片上的集成电路。不需外接元器件的集成电路。混合集成电路：指将多个半导体集成电路芯片或半导体集成电路芯片与各种分立元器件通过一定的工艺进行二次集成，构成一个完整的、更复杂的功能器件，作为一个整体使用。按电路功能分类:数字集成电路（DigitalID）：指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。模拟集成电路（AnalogIC）：指处理模拟信号（连续变化的信号）的集成电路。数模混合集成电路（Digital-AnalogIC）：是既包含数字电路，又包含模拟电路的新型电路。按电路制作工艺不同分类:半导体集成电路：是采用半导体工艺技术，在硅基片上制作包括电阻、电容、三极管、二极管等元器件，并具有某种电路功能的集成电路。膜集成电路：是在玻璃或陶瓷片等绝缘物体上，以膜的形式制作电阻、电容等无源器件，并加以封装而成。混合集成电路：在实际应用中，多半是在无源膜电路上外加半导体集成电路或分立元件的二极管、三极管等有源器件，使之构成一个整体，这便是混合集成电路。图1.4.1集成电路的分类1.5微电子产业的发展现状微电子产业具有“高投入、高产出”的特点。集成电路产业自诞生以来，产业链便一直处于不断的裂变之中，与此同时，合作紧密的价值链逐渐形成。图1.5.22014年全球IC前20强各个国家和地区中，北美地区产业具备雄厚基础，综合实力全球领先。欧洲地区整体依托大型企业，中小企业发展相对滞后。日本的竞争实力有所下降，企业在积极整合力求寻找突破。整个亚太地区，增速仍为全球之最，产业地位日渐重要。图1.5.3我国IC设计企业的产品类型中国是全球最大的电子产品制造基地。但是与此巨大反差的是，中国自行设计生产的集成电路产品市场占有率很小。图1.5.4国内集成电路的供求关系图1.5.5集成电路的进口量目前中国的集成电路产业还十分弱小，国内的集成电路产能远远满足不了国内的集成电路需求。集成电路已连续多年成为最大宗的进口商品，与石油一起位列最大宗进口商品。巨大的市场缺口，既是压力也是动力。我国的微电子技术的发展大致可以分为两个阶段：第一个阶段：在2000年之前，1956年，北京大学、复旦大学、东北人民大学、厦门大学、南京大学在北大联合创建半导体专业。1977年在北京大学诞生了第一块大规模集成电路。而在1980年以后，初步形成了制造业、设计业、封装业分离的状态。第二个阶段：在2000年之后，国家发布了一系列的政策文件大力推进我国集成电路产业的发展。图1.5.6我国IC设计业产品应用领域2014年中国集成电路市场规模首次突破万亿级大关，约占全球市场份额的50%。产业规模方面，2001-2014年年均增长率达到23.8%。系统级芯片设计能力与国际先进水平的差距逐步缩小。集成电路封装技术接近国际先进水平。部分关键装备和材料实现从无到有，被国内外生产线采用。我国集成电路的重要事件有：我国第一款商品化通用高性能CPU（中央处理器）芯片——“龙芯”系列CPU芯片，采用0.18微米工艺，包含近400万个晶体管，主频最高可达266MHz。邓中翰在中关村注册成立了“中星微电子有限公司”，研发“星光”系列芯片，并成功占领计算机图像输入芯片市场60%以上份额。复旦大学张卫团队2013年8月在美国《科学》杂志上发表论文，提出一种新的晶体管结构，可以大幅度改善集成电路的性能。清华大学薛其坤院士团队2013年3月在美国《科学》杂志上发表论文，发现量子反常霍尔效应，在零磁场中就可以实现量子霍尔态。虽然国家在发布一系列的政策文件大力推进我国集成电路产业，但微电子人才仍然是当今我国最紧缺的专业人才之一。由于起步较晚，产业基础不够雄厚，整体上中国在制造环节有优势，但在产业链上游的高端领域实力比较弱。集成电路专业人才薪酬节节攀升，国内电子产业发展对集成电路产品需求成倍增长，国家大基金带动下产业生态在不断完善。1.6微电子技术的发展器件尺寸缩小到一定程度，一些偏离大尺寸器件的特性和寄生因素开始占主导地位，因此器件性能日益接近物理极限。图1.6.2芯片制造费用示意图为了解决这些问题都会使得工艺复杂性迅速增加，器件尺寸缩小、集成度增加都使得制造费用飞速上涨。产品的成品率问题也日益突出。图1.6.3产品的成品率系统集成随着工艺技术水平的提高，可以将整个系统集成为一个芯片。也就是说，微电子技术新的发展及应用方向是系统芯片（SoC），一种新的产品把系统做在了芯片上，该芯片被称为系统芯片。图1.6.4集成电路技术的发展趋势发展新器件、新结构和新材料后摩尔时代下，发展新器件、新结构和新材料日益重要。图1.6.6高k金属栅晶体管图1.6.53D晶体管与其他学科结合形成新的技术增长点微机电系统（MicroElectroMechanicalsystems—MEMS）是微电子发展的另一方向，它开辟了一个全新的技术领域和产业。微电子还可以与生物技术紧密结合形成新的技术和经济增长点。图1.6.6高k金属栅晶体管图1.6.53D晶体管关键技术亟待重大发展超微细线条光刻技术：集成度的提高使得现有的工艺线尺寸从微米级降为亚微米甚至亚0.1微米。这其中最关键的就是光刻问题。深紫外线（EUV）技术电子束Stepper光刻技术铜互连和低K互连绝缘介质：随着连线尺寸的减小不仅会引起连线电阻增加，而且还会引起电流密度增加，电迁移和应力迁移影响电路性能。PolyimideSOI（Silicon-On-Insulator）技术：SOI是指在绝缘体上制作硅晶体管结构，具体的器件结构就是在Silicon（硅）晶体管之间，加入绝缘体物质，可使两者之间的寄生电容比原来的少上一倍。谢谢观看！微电子与集成电路设计导论第二章半导体物理基础

本章内容半导体材料、基本晶体结构与共价键能级与能带本征载流子浓度施主和受主载流子漂移与扩散

产生与复合过程连续性方程式单击此处输入标题2.1半导体材料及其基本性质

材料电阻率Ω·m导体金2.40×10−8银1.65×10−8铜1.75×10−8半导体硅3.16×103锗4.76×10−1绝缘体玻璃1011～1014橡胶1012～1015表2.1.1部分材料的电阻率导电性：固态材料可分为三类，即绝缘体、半导体及导体。绝缘体:

电导率很低，约介于20-18S/cm～10-8S/cm,如熔融石英及玻璃；导体：电导率较高，介于104S/cm～106/cm，如铝、银等金属。半导体：电导率则介于绝缘体及导体之间。半导体材料及其基本性质

半导体的特点：易受温度、照光、磁场及微量杂质原子的影响。

正是半导体的这种对电导率的高灵敏度特性使半导体成为各种电子应用中最重要的材料之一。热敏性光敏性杂敏性（a）晶体（原子规则排列）（b）非晶体（原子不规则排列）图2.2.1晶体和非晶体的原子结构图2.2硅的晶格结构晶体原子呈周期性规则排列，构成稳定的长程有序晶格，是半导体制造的核心原料形态；非晶体原子则呈无序无规排列，缺乏固定晶格结构。单晶的结构均匀性，是确保芯片电学性能稳定、可控的关键前提。硅、锗都是由单一原子所组成的元素半导体，均为周期表第IV族元素。20世纪50年代初期，锗曾是最主要的半导体材料；60年代初期以后，硅已取代锗成为半导体制造的主要材料。硅的优势：硅器件在室温下有较佳的特性；高品质的硅氧化层可由热生长的方式产生，成本低；硅含量占地表的25%，仅次于氧，储量丰富。元素(elements)半导体

半导体材料的类型：元素半导体：硅(Si)、锗(Ge)

化合物半导体：砷化镓（GaAs）、磷化铟（InAs）等

在金刚石晶格中，每个原子被四个最邻近的原子所包围。每个原子在外围轨道有四个电子，分别与周围4个原子共用4对电子。这种共用电子对的结构称为共价键(covalentbonding)。每个电子对组成一个共价键。

共价键产生在两个相同元素的原子间，或具有相似外层电子结构的不同元素原子之间，每个原子核拥有每个电子的时间相同。然而这些电子大部分的时间是存在两个原子核间。原子核对电子的吸引力使得两个原子结合在一起。＋4＋4＋4＋4＋4半导体的共价键结合

砷化镓为四面体闪锌矿结构，其主要结合也是共价键，但在砷化镓中存在微量离子键成分，即Ga＋离子与其四个邻近As－离子或As－离子与其四个邻近Ga＋离子间的静电吸引力。以电子观来看，这表示每对共价键电子存在于As原子的时间比在Ga原子中稍长。＋4Ga＋4Ga＋4Ga＋4Ga＋4As半导体的共价键结合类别：二元化合物半导体：由两种元素组成。三元化合物半导体：由三种元素组成。多元化合物半导体：由三种及以上元素组成。二元化合物半导体：IV－IV族元素化合物半导体：炭化硅（SiC）；

III-V族元素化合物半导体：砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InAs）等；II-VI族元素化合物半导体：氧化锌（ZnO）、硫化锌（ZnS）、碲化镉（CdTe）等；IV-VI族元素化合物半导体：硫化铅（PbS）、硒化铅（PbSe）、碲化铅（PbTe）化合物(compound)半导体材料三元化合物与多元化合物半导体：由III族元素铝(Al)、镓(Ga)及V族元素砷(As)所组成的合金半导体AlxGax-1As即是一种三元化合物半导体，具有AxB1-xCyD1-y形式的四元化合物半导体锗可由许多二元及三元化合物半导体组成。例如，合金半导体GaxIn1-xAsyp1-y是由磷化镓(GaP)、磷化铟(InAs)及砷化镓(GaAs)所组成。化合物半导体的优势与不足：许多化合物半导体具有与硅不同的电和光电特性。这些半导体，特别是砷化镓(GaAs),主要用于高速光电器件。与元素半导体相比，制作单晶体形式的化合物半导体通常需要较复杂的程序。化合物半导体的技术不如硅半导体技术成熟。化合物(compound)半导体材料化合物(compound)半导体材料2.3硅晶体中的缺陷点缺陷局限于晶格单点，分间隙、空位两类本征缺陷，热作用下形成成对的弗伦克尔缺陷或仅有空位的肖特基热缺陷，缺陷生成与复合最终达到平衡。点缺陷线缺陷又称位错，是一维晶格缺陷，核心分为刃位错、螺位错，由原子面滑移错动形成；会破坏晶格周期性，改变半导体电学特性，对芯片器件性能负面影响比点缺陷更难管控。线缺陷面缺陷为二维薄层缺陷，主要包含晶粒间原子错排形成的晶界，以及密堆晶体堆叠次序错乱产生的堆垛层错。面缺陷体缺陷当硅内硼、磷、砷等杂质掺杂浓度超出固溶限度，杂质沉积析出，便会形成三维体缺陷。

当两个原子接近时，由于两原子间的交互作用，会使得双重简并能级一分为二。如有N个原子形成一个固体，不同原子外层电子的轨道重叠且交互作用。将造成能级的移动。当N很大时，将形成一连续的能带。能级分裂成能带

a原子间距电子能量2.4半导体中的能带理论能级与能带

导带底部与价带顶部间的禁止能量间隔(EC-EV)称为禁带宽度Eg，如图左边所示。它表示将半导体价带中的电子断键，变成自由电子并送到导带，而在价带中留下一个空穴所需的能量。下图是N个孤立硅原子形成一硅晶体的能带形成图。当原子与原子间的距离缩短时，N个硅原子的3s及3p副外层将彼此交互作用及重叠。在绝对零度时，电子占据最低能态，因此在较低能带(即价带)的所有能态将被电子填满，而在较高能带(即导带)的所有能态将没有电子，导带的底部称为EC，价带的顶部称为EV。EgECEV价带导带3s2N个状态2N个电子4N个状态4N个电子4N个状态0个电子5.43Å晶格原子间距6N个状态2N个电子3p能级与能带

金属、半导体及绝缘体的电导率存在巨大差异，这种差异可用它们的能带来作定性解释。人们发现，电子在最高能带或最高两能带的占有率决定此固体的导电性。价带价带导带导带填满的价带空导带部分填满的导带Eg

Eg=9eV金属、半导体和绝缘体的能带及传导特性金属：

价带导带部分填满的导带

金属导体的电阻很低，其导带不是部分填满[如铜(Cu)]就是与价带重叠[如锌(Zn)或铅(Pb)]，所以根本没有禁带存在，如图所示。

因此,部分填满的导带最高处的电子或价带顶部的电子在获得动能时(如从一外加电场)，可移动到下一个较高能级。对金属而言，因为接近占满电子的能态处尚有许多未被占据的能态，因此只要有一个小小的外加电场，电子就可自由移动，故金属导体可以轻易传导电流。

金属、半导体和绝缘体的能带及传导特性填满的价带空导带Eg=9eV绝缘体：

绝缘体如二氧化硅(SiO2)，其价带电子在邻近原子间形成很强的共价键。这些键很难打断，因此在室温或接近室温时，并无自由电子参与传导。如图所示。

绝缘体的特征是有很大的禁带宽度。在图中可以发现电子完全占满价带中的能级，而导带中的能级则是空的。热能或外加电场能量并不足以使价带顶端的电子激发到导带。因此，虽然绝缘体的导带有许多空的能态可以接受电子，但实际上几乎没有电子可以占据导带上的能态，对电导的贡献很小，造成很大的电阻。因此无法传导电流。金属、半导体和绝缘体的能带及传导特性价带导带Eg

半导体：

半导体材料的电导率介于导体和绝缘体之间，且易受温度、照光、磁场及微量杂质原子的影响，其禁带宽度较小(约为1eV)，如图所示。

在T＝0K时，所有电子都位于价带，而导带中并无电子，因此半导体在低温时是不良导体。在室温及正常气压下，硅的Eg值为1.12eV，而砷化镓为1.42eV。因此在室温下，热能kT占Eg的一定比例，有些电子可以从价带激发到导带。因为导带中有许多未被占据的能态，故只要小量的外加能量，就可以轻易移动这些电子，产生可观的电流。金属、半导体和绝缘体的能带及传导特性载流子：低温时，电子分别被束缚在四面体晶格中，因此无法作电的传导。但在高温时，热振动可以打断共价键。当一些键被打断时，所产生的自由电子可以参与电的传导。而一个自由电子产生时，会在原处产生一个空缺。此空缺可由邻近的一个电子填满，从而产生空缺位置的移动，并可被看作与电子运动方向相反的正电荷，称为空穴(hole)。半导体中可移动的电子与空穴统称为载流子。＋4Si＋4Si＋4Si＋4Si空穴导电电子＋4Si＋4Si＋4Si＋4Si空穴导电电子2.5半导体的掺杂当半导体中的杂质远小于由热产生的电子空穴时，此种半导体称为本征半导体。热平衡状态：即是在恒温下的稳定状态，且并无任何外来干扰，如照光、压力或电场。在恒温下，连续的热扰动造成电子从价带激发到导带，同时在价带留下等量的空穴。热平衡状态下的载流子浓度不变。本征半导体（intrinsicsemiconductor）：非本征（杂质）半导体：当半导体被掺入杂质时，半导体变成非本征的（extrinsic），而且引入杂质能级。施主(donor)：图(a)显示一个硅原子被一个带有5个价电子的砷原子所取代（或替补）。此砷原子与4个邻近硅原子形成共价键，而其第5个电子有相当小的束缚能，能在适当温度下被电离成传导电子。通常我们说此电子被施给了导带。砷原子因此被称为施主。由于带负电载流子增加，硅变成n型。＋4Si＋4Si＋4Si＋4Si＋4Si＋5As＋4Si＋4Si＋4Si导电电子杂质半导体受主(acceptor)：当一个带有3个价电子地硼原子取代硅原子时，需要接受一个额外的电子，以在硼原子四周形成4个共价键，也因而在价带中形成一个带正电的空穴（hole）。此即为p型半导体，而硼原子则被称为受主。＋4Si＋4Si＋4Si＋4Si＋4Si＋3B＋4Si＋4Si＋4Si空穴非本征半导体及其特性图2.5.2杂质半导体SbP AsTi C PtAu OAADDD1.12BAlGaInPdSiSSe SnTe SiCOD1.12BeMgZnCdSiCuCrGaAsA晶体V族杂质Ⅲ族杂质PAsSbBAlGaSi0.0440.0490.0390.0450.0570.065Ge0.01260.01270.00960.010.010.011表2.5.1硅、锗晶体中杂质的电离能（单位：eV）杂质能级图2.5.3杂质能级图2.5.4杂质电离示意图补偿半导体费米分布函数(Feimidistributionfunction)：一个电子占据能量E的能态的几率。

其中k是玻尔兹曼常数，T是以开(Kelvin)为单位的绝对温度，EF是费米能级。费米能级(Fermilevel)：是电子占有率为1/2时的能量。≈≈0.5500K300K100KF(E)-0.5-0.4-0.3-0.2-0.100.10.22.6费米分布函数本征载流子浓度ni：征半导体而言，导带中每单位体积的电子数与价带每单位体积的空穴数相同,即浓度相同，称为本征载流子浓度，可表示为n＝p＝ni本征费米能级Ei：本征半导体的费米能级。则：在室温下，第二项比禁带宽度小得多。因此，本征半导体的本征半导体的本征费米能级Ei相当靠近禁带的中央。2.7载流子的输运所以：即：

其中Eg=EC-EV。室温时，硅的ni为9.65×109cm-3；砷化镓的ni为2.25×106cm－3。上图给出了硅及砷化镓的ni对于温度的变化情形。正如所预期的，禁带宽度越大，本征载流子浓度越小。最终：本征载流子浓度ni/cm-3

SiGaAs该式对对非本征半导体同样成立，称为质量作用定律。在完全电离的情形下，N型半导体中的电子浓度为杂质半导体的载流子浓度在完全电离的情形下，P型半导体中的空穴浓度为p=NA若施主与受主两者同时存在，则由较高浓度的杂质决定半导体的传导类型。费米能级需自行调整以保持电中性，即总负电荷(包括电子和离子化受主)必须等于总正电荷(包括空穴和离子化施主)。在完全电离的情况下，可以得到可得到n型半导体中平衡电子和空穴的浓度。

其中下标符合n表示n型半导体。因为电子是支配载流子，所以称为多数载流子（majoritycarrier）。在n型半导体中的空穴称为少数载流子（minoritycarrier）。同样，我们可以得到在p型半导体中的空穴浓度（多数载流子）和电子浓度（少数载流子），下标p表示p型半导体。一般而言，净杂质浓度|ND－NA|的大小比本征载流子浓度ni大，因此以上的关系式可以简化成

当一个小电场E施加于半导体时，每一个电子会从电场上受到一个-qE的作用力，且在各次碰撞之间，沿着电场的反向被加速。因此，一个额外的速度成分将再加至热运动的电子上，此额外的速度成分称为漂移速度(driftvelocity)这种在外电场作用下载流子的定向运动称为漂移运动。

一个电子由于随机的热运动及漂移成分两者所造成的位移如图所示。E123456

值得注意的是，电子的净位移与施加的电场方向相反。载流子的输运机制——载流子漂移电子漂移速度正比于所施加的电场，而比例因子则视平均自由时间与有效质量而定，此比例因子即为迁移率。因此同理，对空穴有迁移率（mobility）

载流子漂移最重要的两种散射机制：影响迁移率的因素：晶格散射(latticescattering)杂质散射(impurityscattering)。载流子漂移晶格散射：

晶格散射归因于在任何高于绝对零度下晶格原子的热震动随温度增加而增加，在高温下晶格散射自然变得显著，迁移率也因此随着温度的增加而减少。载流子漂移杂质散射：

杂质散射是当一个带电载流子经过一个电离的杂质时所引起的。

由于库仑力的交互作用，带电载流子的路径会偏移。杂质散射的几率视电离杂质的总浓度而定。

然而，与晶格散射不同的是，杂质散射在较高的温度下变得不太重要。因为在较高的温度下，载流子移动较快，它们在杂质原子附近停留的时间较短，有效的散射也因此而减少。载流子漂移

在半导体物质中，若载流子的浓度有一个空间上的变化，则这些载流子倾向于从高浓度的区域移往低浓度的区域，这个电流成分即为扩散电流。扩散电流（diffusioncurrent）概念:其中Dn=vthl称为扩散系数，dn/dx为电子浓度梯度。对空穴存在同样关系计算公式：电子扩散电流密度载流子扩散爱因斯坦关系式(Einsteinrelation)

：意义：它把描述半导体中载流子扩散及漂移运输特征的两个重要常数(扩散系数及迁移率)联系起来。引起载流子漂移运动和扩散运动的原因虽然不同，但这两种运动是相互联系、相互统一的。上式中负号是因为对于一个正的空穴梯度而言，空穴将会朝负x方向扩散，这个扩散导致一个同样朝负x方向流动的空穴流。对空穴流有相似关系：

当浓度梯度与电场同时存在时，漂流电流及扩散电流均会流动，在任何点的总电流密度即为漂移及扩散成分的总和，因此电子电流为其中E为x方向的电场电流密度方程式

意义及适用：方程式对于分析器件在低电场状态下的工作情形非常重要。然而在很高的电场状态下，unE及upE应该以饱和速度vs替代。导出：载流子扩散

在热平衡下，关系式pn=ni2

是成立的。但如果有超量载流子导入半导体中，以至于pn>ni2，称此状态为非平衡状态非平衡状态(nonequilibriumsituation)载流子注入(carrierinjection)

导入超量载流子的过程，称为载流子注入。大部分的半导体器件是通过创造出超出热平衡时的带电载流子数来工作的，可以用光激发和将p-n结加正向电压来实现导入超量载流子。产生与复合过程

当热平衡状态受到扰乱时(亦即pn≠ni2)，会出现一些使系统回复平衡的机制(亦即pn=ni2)，在超量载流子注入的情形下，回复平衡的机制是将注入的少数载流子与多数载流子复合。复合：图2.7.4载流子的产生与复合在半导体中，一方面，不断地有价电子从价带跃迁到导带，形成导带电子，同时在价带留下一个空位，称为电子-空穴对的产生。另一方面，载流子在移动过程中，也不断地有导带电子落回到价带的空位上，使得导带中电子数减少一个，价带中空穴数减少一个，表现为遇到符号相反的载流子双方会一起消失，称为电子-空穴对的复合。连续性方程式（continuityequation）如图，考虑一个位于x、厚度为dx的极小薄片。薄片内的电子数会因为净电流流入薄片及薄片内净载流子产生而增加。整个电子增加的速率为四个成分的代数和，即在x处流入薄片的电子数目，减去x+dx处流出的电子数目，加上其中电子产生的速率，减去薄片内与空穴的复合率。

描述半导体物质内当漂移、扩散及复合同时发生时的总和效应的方程式。

导出：方程的内涵：Vdx面积=AJn(x)Jn(x+dx)RnGnxx+dx2.8连续性方程前两个成分可将薄片每一边的电流除以电子的带电荷量而得到，而产生及复合率则分别以Gn及Rn表示之。薄片内所有电子数目的变化速率则为

其中A为截面积，而Adx为薄片的体积，对于在x+dx处的电流以泰勒级数展开表示，则：

Vdx面积=AJn(x)Jn(x+dx)RnGnxx+dx连续性方程因此，电子的基本连续性方程式为

对空穴亦可导出类似的连续性方程式，不过上式右边的第一项的符号必须改变，因为空穴的电荷为正。

将

代入上述二式连续性方程对一维的小注入情形，少数载流子（亦即p型半导体中的np，或n型半导体中的pn）的连续性方程式为

连续性方程谢谢观看！微电子与集成电路设计导论第三章

半导体器件物理基础

本节内容_p-n结热平衡状态下的p-n结耗尽区耗尽层势垒电容电流-电压特性结击穿图3.1.1（a）PN结的简化结构图；（b）理想均匀掺杂PN结的掺杂剖面（a）缓变结

（b）线性缓变结图3.1.2缓变结示意图

3.1

PN结

当p型和n型半导体紧密结合时，由于在结上载流子存在大的浓度梯度，载流子会扩散．在p侧的空穴扩散进入n侧，而n侧的电子扩散进入p侧。

当空穴持续离开p侧，在结附近的部分负受主离子NA－未能够受到补偿，此乃因受主被固定在半导体晶格，而空穴则可移动。类似地，在结附近的部分正施主离子ND+在电子离开n侧时未能得到补偿。因此，负空间电荷在接近结p侧形成，而正空间电荷在接近结n侧形成．此空间电荷区域产生了一电场，其方向是由正空间电荷指向负空间电荷。热平衡状态下的p-n结

对个别的带电载流子而言，电场的方向和扩散电流的方向相反．图下方显示，空穴扩散电流由左至右流动，而空穴漂移电流因为电场的关系由右至左移动．电子扩散电流由右至左流动，而电子漂移电流移动的方向刚好相反．应注意由于带负电之故，电子由右至左扩散，恰与电流方向相反。热平衡状态下的p-n结图3.1.3平衡状态下的PN结半导体的总电荷中性要求p侧每单位面积总负空间电荷必须精确地和n侧每单位面积总正空间电荷相同：在耗尽区域，自由载流子完全耗尽，泊松方程式可简化为总耗尽层宽度W即为耗尽区其中Em是存在x＝0处的最大电场由和积分得到：(a)热平衡时空间电荷在耗尽区的分布(b)电场分布。阴影面积为内建电势耗尽区将和对耗尽区积分，可得到总电势变化，此即内建电势Vbi：可得到以内建电势为函数的总耗尽区宽度为：上式结合和耗尽区图3.1.3平衡状态下的PN结自建电场强度的最大值出现在冶金结处，向两边线性下降，在空间电荷区边界处下降到零。自建电势的大小从左边的空间电荷区边界逐渐下降，呈非线性变化。

p-n结形成之前，p型和n型半导体材料是彼此分离的，其费米能级在p型材料中接近价带边缘，而在n型材料中则接近导带边缘．p型材料包含大浓度的空穴而仅有少量电子，但是n型材料刚好相反。能带图(banddiagram)：热平衡状态下的p-n结图3.1.4平衡PN结的能带图图3.1.5PN结加正向电压图3.1.6PN结加反向电压其中是Js饱和电流密度:通过器件的总电流为常数，且为上两式的总和，为理想二极管方程式：

右图为理想电流-电压特性曲线．在V≥3kT/q时，p侧加上正偏压为正方向，电流增加量为常数，在反方向时，电流密度在-Js达到饱和。图3.1.7PN结的伏安特性电流－电压特性p-n结最重要的特性是整流性，即只容许电流流经单一方向。当对p-n结施以正向偏压(p端为正)时，随着电压的增加电流会快速增加．然而，当施以反向偏压时，随反向偏压的增加几乎没有任何电流，电流变化很小，直到一临界电压后电流才突然增加．这种电流突然增加的现象称为结击穿(junctionbreakdown)。热平衡状态下的p-n结其中

称为理想系数(idealityfactor)．当理想扩散电流占优势时，

等于1；但是当复合电流占优势时，

等于2；当两者电流相差不多时，

介于1和2之间.一般而言，实验结果可以被表示成

右图显示室温下硅和砷化镓p-n结测量的正向特性．在低电流区域，复合电流占优势，

等于2；在较高的电流区域，扩散电流占优势，

接近1．电流－电压特性

工作温度对器件特性有很大的影响．在正向和反向偏压情况之下，扩散和复合-产生电流的大小和温度有强烈的关系．右图显示硅二极管的正向偏压特性和温度的关系．在室温及小的正向偏压下，复合电流占优势，然而在较高的正向偏压时，扩散电流占优势．给定一正向偏压，随着温度的增加，扩散电流增加速率较复合电流快．温度影响电流－电压特性右图显示温度对硅二极管反向特性的影响．在低温时，产生电流占优势，且对于突变结(即W～VR1/2)，反向电流随VR1/2变化．当温度上升超过175℃，在VR≥3kT/q时，产生电流有饱和的趋势，扩散电流将占优。电流－电压特性

对于深扩散或高能离子注入的p-n结，杂质浓度分布可以被近似成线性缓变结，亦即浓度分布在结区呈线性变化。这样的p-n结称为线性缓变结，如图。线性缓变结（linearlygradedjunction）

热平衡的状态下，线性缓变结耗尽区的杂质分布如图(a)所示。泊松方程式在此为其中已经假设移动载流子在耗尽区是可忽略的，a是浓度梯度(单位色cm－4)，W为耗尽区宽度。

用电场在

W/2处为零的边界条件，由上式得到电场分布如图(b)所示。耗尽区在x=0处的最大电场为对积分两次，可同时得到电势分布和其对应的能带图分别如图(c)和(d)所示。内建电势和耗尽区宽度为耗尽区单位面积耗尽层势垒电容定义为:右图表示任意掺杂浓度p-n结的势垒电容．实线代表电压加在n侧时对应的电荷和电场分布．如果电压增加了dV的量，电荷和电场分布会扩张到虚线的区域。耗尽层势垒电容(depletionlayercapdcitance)其中dQ是外加偏压变化dV时，单位面积耗尽层电荷的增量。耗尽层势垒电容图3.1.8势垒电容CB随V的变化特性PN结反偏电压减小、耗尽层的宽度减小、空间电荷量减少，相当于势垒电容放电；PN结反偏电压增加、耗尽层的宽度增大、空间电荷量增加，相当于势垒电容充电。势垒电容的大小与PN结的面积成正比，与耗尽层的厚度成反比，而耗尽层的厚度是随外加电压变化的。反偏电压越大，势垒电容愈小；正偏时，势垒电容随正偏电压的增大而增大。对正向偏压而言，大量电流可以流过结，因此也代表中性区有大量的移动载流子．这些随着偏压增加的移动载流子增量会贡献出额外的一项电容，称为扩散电容。

图3.1.9扩散电容示意图如果正偏电压增大，少子浓度梯度增加，相当于“充电”。当正偏电压减小时，少子浓度梯度下降，相当于“放电”。由于少数载流子的产生与复合都需要一个时间过程，所以扩散电容在高频下基本上不起作用。耗尽层势垒电容

雪崩倍增的过程如图所示．在反向偏压下，在耗尽区因热产生的电子(标示1)，由电场得到动能．如果电场足够大，电子可以获得足够的动能，以致于当和原子产生撞击时，可以破坏键而产生电子-空穴对(2和2’)．这些新产生的电子和空穴，可由电场获得动能，并产生额外的电子-空穴对(譬如3和3’)．这些过程生生不息，连续产生新的电子-空穴对．这种过程称为雪崩倍增．

雪崩倍增(avalanchemultiplication)结击穿图3.1.11横向扩散引起的拐角处电场集中示意图

当一足够大的反向电压加在p-n结时，结会击穿而导通一非常大的电流．两种重要的击穿机制为隧道效应和雪崩倍增．对大部分的二极管而言，雪崩击穿限制反向偏压的上限，也限制了双极型晶体管的集电极电压。

当一反向强电场加在p-n结时，价电子可以由价带移动到导带，如图所示．这种电子穿过禁带的过程称为隧穿．隧穿只发生在电场很高的时候．对硅和砷化镓，其典型电场大约为106V/cm或更高．为了得到如此高的电场，p区和n区的掺杂浓度必须相当高(＞5×1017cm-3)．隧道效应(tunnelingeffect)：结击穿

硅和砷化镓单边突变结的临界电场Ec，与衬底掺杂浓度的函数关系如图所示。图中亦同时标示出隧道效应的临界电场。显然，隧穿只发生在高掺杂浓度的半导体中。

对于硅和砷化镓结，击穿电压约小于4Eg/q时(Eg为禁带宽度)，其击穿机制归因于隧道效应．击穿电压超过6Eg/q，其击穿机制归因于雪崩倍增．当电压在4Eg/q和6Eg/q之间，击穿则为雪崩倍增和隧穿二者共同作用的结果。图3.1.13硅和砷化镓单边突变的击穿临界电场和衬底杂质浓度的关系结击穿PN结的应用晶体管的基本结构及其杂质分布晶体管的放大机理晶体管的直流伏安特性直流电流增益基区输运系数和频率的关系电流放大倍数与频率的关系大注入效应大电流下的基区扩展效应本节内容_BJT图3.2.1双极型晶体管的分类晶体管的种类很多，按使用的要求，一般分为低频管和高频管、小功率管和大功率管、低噪声、高反压管和开关管等。按制造工艺分可分为和合金管、扩散管、离子注入管、台面管和平面管等。3.2双极型晶体管双极型晶体管(bipolartransistor)的结构

双极型晶体管是最重要的半导体器件之一，在高速电路、模拟电路、功率放大等方面具有广泛的应用。双极型器件是一种电子与空穴皆参与导通过程的半导体器件，由两个相邻的耦合p-n结所组成，其结构可为p-n-p或n-p-n的形式。如图为一p-n-p双极型晶体管的透视图，其制造过程是以p型半导体为衬底，利用热扩散的原理在p型衬底上形成一n型区域，再在此n型区域上以热扩散形成一高浓度的p＋型区域，接着以金属覆盖p＋、n以及下方的p型区域形成欧姆接触。

3.2.1晶体管的结构及类型图3.2.3双极型晶体管结构理想的一维结构双极型晶体管，具有三段不同掺杂浓度的区域，形成两个p-n结。浓度最高的p＋区域称为发射区(emitter，以E表示)；中间较窄的n型区域，其杂质浓度中等，称为基区(base，用B表示)，基区的宽度需远小于少数载流子的扩散长度；浓度最小的p型区域称为集电区(collector，用C表示)。图3.2.4双极晶体管实际结构和杂质分布图3.2.5晶体管放大电路原理图3.2.6晶体管内部载流子运动示意图1．晶体管内部载流子的运动3.2.2晶体管的电流放大原理2．晶体管的电流分配关系IE=IEN+IEP=ICN+IBN+IEP

IC=ICN+ICBO

IB=IBN+IEP−ICBO

从外部看

IE=IC+IB

图3.2.7PNP管结构示意图图3.2.8平衡状态下晶体管的能带图及载流子浓度分布图热平衡状态下的理想p-n-p双极型晶体管，即其三端点接在一起，或者三端点都接地，发射区的掺杂浓度远比集电区大，基区的浓度比发射区低，但高于集电区浓度。晶体管的能带图，它只是将热平衡状态下的p-n结能带直接延伸，应用到两个相邻的耦合p＋-n结与n-p结。3.2.3晶体管中载流子浓度分布图3.2.9放大状态下晶体管的能带图及载流子浓度分布图工作在放大模式下的共基组态n-p-n型晶体管，与热平衡状态下比较，射基结为正向偏压，耗尽区宽度变窄。而集电结为反向偏压，耗尽区变宽。图3.2.10截止状态下晶体管的能带图及载流子浓度分布图工作在截止模式下的共基组态晶体管，射基结为反向偏压，耗尽区宽度变宽。集电结也为反向偏压，耗尽区变宽。晶体管可视为开关断路(或是关闭)。图3.2.11共基极直流特性曲线测量原理电路图图3.2.14共发射极直流特性曲线测量原理电路图3.2.4晶体管的伏安特性曲线图3.2.12共基极输入特性曲线图图3.2.15共发射极直流特性输入特性曲线特性曲线对比：……图3.2.17发射极实际测量的输出特性曲线

当集电极和基极间的反向偏压增加时，基区的宽度将会减少，导致基区中的少数载流子浓度梯度增加，亦即使得扩散电流增加，因此IC也会增加。下图显示出IC随着VEC的增加而增加，这种电流变化称为厄雷效应，或称为基区宽度调制效应，将集电极电流往左方延伸，与VEC轴相交，可得到交点，称为厄莱电压。1.晶体管的交流放大系数①共基极交流放大系数α②共发射极交流放大系数β与正向偏压的p-n结类似，在正向偏压的射基结中，会有一势垒电容CEB和一扩散电容Cd，而在反向偏压的集基结中只存在势垒电容CCB。

当一小信号附加在输入电压上时，基极电流iB将会随时间变动，而成为一时间函数，如右图所示。基极电流的变动使得输出电流iC跟着变动，而iC的变动是iB变动的β0倍，因此晶体管放大器将输入信号放大了。3.2.5晶体管的频率特性2.晶体管频率特性参数图3.2.18电流放大系数与频率的关系①α截止频率②β截止频率③特征频率fT④最高振荡频率fM其中

0是低频(或直流)共基电流增益，f

是共基截止频率，当工作频率f=f

时，

的值为0.707

0(下降3dB)。截止频率fT(又称特征频率)定义为β的绝对值变为1时的频率。其中β0是低频(或直流)共基电流增益，fβ是共射截止频率，当工作频率f=fβ时，

β的值为0.707β0(下降3dB)。最高振荡频率fM定义为功率增益降为1时的频率。图3.2.19集电极最大电流与电流放大倍数β的关系在大电流区域，晶体管的直流特性和交流特性都会发生明显的变化。电流增益和特征频率等参数都会随着大电流工作状态而迅速下降。1.集电极最大电流3.2.6晶体管的大电流特性图3.2.20不同注入水准时的基区少子分布（1）基区电导调制效应图3.2.21基区扩展效应示意图（2）基区扩展效应图3.2.22电流集边效应示意图（3）电流集边效应3.晶体管的最大耗散功率4.大功率晶体管的图形结构图3.2.23梳状结构示意图图3.2.24覆盖结构示意图图3.2.25网格结构示意图MOS的器件结构

MOSFET基本原理

MOSFET能带图

阈值电压特性曲线功率MOSFET本节内容_MOSFET图3.3.1场效应晶体管的分类3.3MOSFET图3.3.2N沟道增强型MOSFET的结构示意图3.3.1N沟道增强型MOSFET的器件结构类型N沟MOSFETP沟MOSFET耗尽型增强型耗尽型增强型衬底P型N型S、D区N+区P+区沟道载流子电子空穴VDS大于零小于零IDS方向由D→S由S→D阈值电压VT<0VT>0VT>0VT<0电路符号图3.3.3零偏压下理想P衬底MOS电容能带图（1）金属与半导体功函数差为0，即：

（2）氧化层电荷为零。在任何外加偏压下，电容内的电荷仅为半导体电荷，氧化层相邻金属表面上有等量但极性相反的感应电荷。功函数为费米能级与真空能级之间的能量差(金属:q

m;半导体:q

s)，qχ为电子亲和力，即半导体中导带边缘与真空能级的差值，qΨB为费米能级EF与本征费米能级Ei的能级差．3.3.2N沟道增强型MOSFET的能带图图3.3.4积累时能带图及电荷分布对p型半导体而言，当一负电压施加于金属平板上时，SiO2-Si界面处将产生超量的空穴，接近半导体表面的能带将向上弯曲，空穴在氧化层与半导体的界面处产生空穴堆积，称为积累现象。图3.3.5耗尽时能带图及电荷分布

当外加一小量正电压于金属时，靠近半导体表面的能带将向下弯曲，形成多数载流子(空穴)耗尽，称为耗尽现象。在半导体中单位面积的空间电荷Qsc的值为qNAW，其中W为表面耗尽区的宽度。图3.3.6反型时能带图及电荷分布加在金属上的正电压持续增加，在半导体表面上的电子(少数载流子)数目大于空穴(多数载流子)，表面载流子呈现反型，称为反型现象。起初，因电子浓度较小，表面处于一弱反型的状态，当能带持续弯曲，使得导带的边缘接近费米能级．当靠近SiO-Si界面的电子浓度等于衬底的掺杂量时，开始产生强反型。QS=QM=QSC+Qn QSC=−qNAWM

式中，QS为半导体单位面积的电荷（包括耗尽层电荷和反型层电荷）。WM为表面耗尽区的最大宽度。φS<0：空穴积累（能带向上弯曲）；φS=0：平带情况；φB>φS>0：空穴耗尽（能带向下弯曲）；φS=φB：禁带中心，即Ns＝NP＝Ni（本征浓度）；φB<φS<2φB：弱反型（能带向下弯曲超过费米能级）．φS>2φB：强反型。VG=VOX+φS而氧化层电压VOX为阈值电压VT为3.3.3阈值电压图3.3.8MOS电容能带图图3.3.9氧化层中的电荷为此，引入平带电压VFB来描述功函数差和绝缘层中电荷的影响：式中第一项是为了消除功函数差不为零所带来的能带弯曲。式中第二项是为了消除由于氧化层电荷不为零而带来的能带弯曲。因此，在实际MOS结构中，需要先加平带电压使能带回复到平直状态，然后按理想情况考虑即可。因此阈值电压为：图3.3.10VGS对沟道形成的影响3.3.4工作原理图3.3.11VDS对沟道夹断的影响当VGS<VGSth时，MOS管中未形成导电沟道，不论源-漏电压VDS是否大于零，漏电流ID为零；而当VGS>VGSth时，导电沟道形成，VDS一定，VGS越大，ID随之增大。ID随VGS变化的特性称为MOS管的转移特性。图3.3.12N沟道增强型MOSFET转移特性曲线1.转移特性3.3.5特性曲线图3.3.13N沟道增强型MOS管输出特性曲线2.输出特性图3.3.14沟道长度调制效应假设（L−L′）/L与VDS之间是线性关系，则有其中，λ为沟道长度调制系数。在饱和区，有图3.3.15N沟道耗尽型MOSFET特性曲线3.3.6N沟道耗尽型MOSFET图3.3.16不同类型MOSFET特性比较3.3.7P沟道MOS管及对比表3.3.1不同类型MOSFET特性比较3.3.8MOS功率场效应晶体管图3.3.17带有离子注入延伸漏区的补偿P沟MOS管图3.3.18VVMOS晶体管剖面图图3.4.19VUMOS晶体管剖面图JFET的基本结构及其杂质分布JFET的工作原理JFET的输出特性曲线MESFET的基本结构和工作原理本节内容_JFET3.4JFET结型场效应晶体管（JunctionFieldEffectTransistor，JFET）:是一类结构简单、性能稳定的单极型电压控制半导体器件，相较于双极型晶体管，其依靠多数载流子导电，具有输入阻抗高、噪声低、功耗小、温度稳定性好等优点，同时相比MOSFET具备更优异的低频特性与耐压性能，在低频小信号前置放大、恒流源、模拟开关等模拟电路中应用广泛。图3.4.1结型场效应管的结构示意图及其表示符号结型场效应晶体管分为N沟道JFET和P沟道JFET，以N沟道JFET为例，在均匀掺杂的N型半导体上，两边对称掺杂形成重掺杂的P+区，P+区和N型衬底之间形成PN结，PN结之间的N型半导体形成导电沟道，将两个P+区连接并引出电极称为栅极，引出沟道两端的欧姆接触称为源极和漏极。3.4.1JFET的基本结构图3.4.2栅源电压VGS对沟道的控制作用3.4.2JFET的工作原理图3.4.3VDS对导电沟道的影响图3.4.4JFET的特性曲线3.4.3JFET的输出特性曲线图3.4.5JFET的有效沟道和夹断区λ称为沟道调制系数，定义为：

图3.4.6MESFET的结构图MESFET的栅结为金属—半导体接触形成的肖特基势垒，或称肖特基结。通过控制MESFET栅源电压，可改变肖特基势垒厚度，从而实现对沟道电阻极漏极电流的控制。3.5MESFET的基本结构和工作原理谢谢观看！微电子与集成电路设计导论——第四章半导体集成电路制造工艺——01

光刻02

掺杂技术03

制膜技术04

互连、隔离、封装主要内容01单晶生长与衬底制备半导体材料与硅的选择自然界中硅的含量极为丰富，但不能直接拿来用。因为硅在自然界中都是以化合物的形式存在的。一般生长单晶硅的技术称之为柴克拉斯基法，即从熔融的硅材料中生长单晶硅。半导体工业中所用的单晶硅大部分都是用此法制造。用于硅、锗、锑化铟等半导体材料，以及氧化物和其他绝缘类型的大晶体的制备。单晶生长：直拉法（Czochralski,CZ法）图示：CZ法单晶生长核心设备结构左图为在一个可抽真空的腔室内置放一个由熔融石英制成的坩埚，调节好坩埚的位置，腔室回充保护性气氛，将坩埚加热至1500°C左右。化学方法蚀刻的籽晶置于熔硅上方，然后降下来与多晶熔料相接触。籽晶必须是严格定向生长形成硅锭。拉晶法生产硅棒的过程单晶生长：区熔法（Float-Zone,FZ法）01核心原理：无坩埚悬浮熔区摒弃传统坩埚容器，将多晶硅棒垂直固定。利用高频感应线圈在硅棒局部产生高温，形成狭窄的“悬浮熔区”。通过移动线圈或硅棒，使熔区缓慢扫过整根硅棒，多晶硅在熔区移动过程中逐段重结晶为单晶硅。02突出优势：纯度与性能因无坩埚接触，彻底杜绝了石英或石墨坩埚带来的杂质污染，能制备出超高纯度（电阻率可达数千Ω·cm）的单晶硅。这种高纯度硅是制造高压功率器件、核辐射探测器及特种半导体的关键材料。03应用局限：成本与尺寸另外一种单晶生长方法是悬浮区熔法，也称FZ法。其特点是可重复生长、提纯单晶。无需坩埚、石墨托，污染少，纯度较CZ法高。FZ法制得的单晶高纯、高阻、低氧、低碳。但缺点是单晶直径不及CZ法。衬底制备：从硅锭到硅片图示：硅片晶向标识结构（平边与凹槽），确立工艺对准基准。01整形处理对硅锭进行切割定长与外圆研磨，去除表面杂质与瑕疵，形成标准的圆柱形态，为后续精密加工提供基础。02晶向定向与标记利用X光衍射确定晶体方向，加工出定位边（小直径）或定位槽（大直径），作为后续光刻、刻蚀的对准依据。03精密切片工艺采用金刚石内圆锯或金刚线锯，将硅锭切割成厚度均匀的薄片，这是决定衬底利用率的关键步骤。04研磨与化学抛光通过研磨去除切割损伤层，再经化学机械抛光（CMP）获得原子级平整、无缺陷的镜面表面，满足芯片制造要求。衬底制备：从硅锭到硅片图4.1.4定位边和定位槽把生长好的硅棒截掉头尾，直径研磨，加工出定位边或者是定位槽。图4.1.5切片示意图由左图所示将已整形、定向的单晶用切割的方法加工成符合一定要求的单晶薄片。切片基本决定了晶片的晶向、平行度、翘度。衬底制备：从硅锭到硅片02光刻工艺技术图4.2.1光刻技术的原理在ULSI中对光刻的基本要求包括五方面：高分辨率。高灵敏度的光刻胶。低缺陷。套刻精度。对大尺寸硅片的加工。光刻技术光刻技术：芯片制造的核心01核心原理：将设计好的电路图案从掩模版，通过高精度光学系统按比例缩小，投影并曝光到涂有光刻胶的晶圆表面。02核心要求：极致精度需满足“三高”标准：高分辨率（决定制程节点）、高套刻精度（多层图案对齐）、高灵敏度；同时需控制极低的缺陷率以保障良率。03工业皇冠：技术之巅光刻机是芯片产线中最昂贵、最复杂的设备，单台EUV光刻机集成了光学、精密机械等顶尖技术，被誉为“工业明珠”。实物：先进的极紫外（EUV）光刻机光刻工艺流程（光刻十步法）光刻是芯片制造的核心工艺，被誉为“芯片之母”。其完整循环涵盖表面处理、涂胶、前烘、对准曝光、后烘、显影、坚膜等精密步骤，随后晶圆将进入刻蚀或离子注入环节，最终去除光刻胶完成图案转移。该过程对环境要求极高，必须在黄光室中进行，以隔绝杂散光对光刻胶的影响，确保纳米级的图案精度。精密的工艺闭环从晶圆清洗到显影坚膜，每一步都需严格控制温湿度与时间。对准与曝光是核心，直接决定了芯片的最小线宽与集成度。专属黄光洁净室光刻胶对可见光敏感，因此工艺必须在黄色照明环境下进行，防止胶层被杂散光提前曝光，从而保证图形转移的准确性。1.表面处理在涂胶之前要进行清洗和脱水烘培。2.涂光刻胶涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。图4.2.4动态旋转喷洒光刻胶示意图3.前烘前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉，保持光刻胶干燥。4.对准和曝光对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。图4.2.5光刻技术的示意图图4.2.6套准偏差5.后烘曝光后需要进行烘培，称为曝光后烘培。6.显影在显影过程中，正胶的曝光区和负胶的非曝光区的光刻胶在显影液中溶解。7.坚膜（硬烘培）坚膜的主要作用是除去光刻胶中剩余的溶剂，增强光刻胶对硅片表面的附着力，同时提高光刻胶在刻蚀和离子注入过程中的抗蚀性和保护能力。8.腐蚀对坚膜的硅片进行腐蚀处理。由于二氧化硅层上方留下的胶膜具有抗腐蚀性能，所以腐蚀时只有将没有胶膜保护的二氧化硅部分腐蚀掉，这样掩膜版上的图形就转移到了二氧化硅层上。9.去胶用去胶方法去除掉留在二氧化硅层上的胶层。10.制版工艺制版工艺就是提供光刻所需要的多块光刻掩膜版。掩模版上的图形是由设计人员根据集成电路功能和特性要求而设计的版图图形。图4.2.7制版工艺流程

刻蚀技