CN119415340A 寄存器保护方法、系统、设备及产品 （芯来智融半导体科技(上海)有限公司）

司存器保护模块为对寄存器进行复制得到或采用通过全自检故障比较器对单比特结果进行逻辑征受保护寄存器或寄存器保护机制处于正常状2获取模块中每个寄存器的输出值和对应寄存器保护模块的输出值块为对所述寄存器进行复制得到或采用检错算法构建将所述寄存器的输出值和所述寄存器保护模块的输出值进行比较，得到单比特结果；通过全自检故障比较器对所述单比特结果进行逻辑压缩处理，得到根据所述输出结果，生成脉冲输出信号；所述脉冲输出信号用于将多个所述单比特结果分为两部分，将其中一部分单比特结果进行将所述取反值和所述其余单比特结果这两组进行全自检测故障的第一次比较逻辑压将所述多个压缩值进行全自检测故障的第二次比较逻辑压缩处理，得到所述输出结将所述取反值和所述其余单比特结果中的每两个进行组合后并执行与逻辑3所述寄存器保护模块为对所述寄存器进行复制得到或采用检错算法10.一种计算机硬件和程序产品，其特征在于，所述计算机硬件和程序产品中包括指4[0003]目前，相关技术中的寄存器保护方案中的逻辑压缩多采用基于或逻辑（orreduction）的检测架构，然而该方案存在一些无法有效检测到由环境因素导致的故障情护模块为对所述寄存器进行复制得到或采用通过全自检故障比较器根据对所述单比特结果进行逻辑压缩处理，得到输出结5将所述取反值和所述其余单比特结果这两组进行全自检测故障的第一次比较逻将所述取反值和所述其余单比特结果中的每两个进行组合后并执行与逻辑处理，所述脉冲输出信号用于表征所述系统是否发[0014]本申请实施例中通过获取模块中每个寄存器的输出值和对应寄存器保护模块的6图5为本申请另一个实施例提供的通过全自检故障比较器根据check信号的电平7[0023]在整个处理逻辑过程中，包括多个信号，各个信号分别为Check_enable、Err_入错误进行测试，并通过逻辑门处理错误来实现错误的检测和报告。该过程通过TSC模块自动检查错误以及报告错误，该错误是原寄存器逻辑可能由于环境等因素导致的错8于采用了全自检故障比较器，能够根据电平值自动地将各模块的check信号进行逻辑压缩计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质例如可以为磁盘。非易失性存储介质中存储有文件非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种寄存器保护方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球供的寄存器保护方法包括如下步骤201_器保护模块为对寄存器进行复制得到或采用检错算法构9[0035]该check信号可以作为全自检故障比较器（totalselfcheckcompare，TSC_[0037]步骤203、通过全自检故障比较器对单比特结果进行逻辑压缩处理，得到输出结gen的输入是原寄存器设计的输入数据，输出是检错算法的结果或者复制原设计后相同的edc_error_injection信号和enanxt信号。其中，该edc_check_enable和edc_error_[0046]本申请实施例中通过获取模块中每个寄存器的输出值和对应寄存器保护模块的步骤301、将多个单比特结果分为两部分，将其中一部分单比特结果进行取反处够精准地检测出由于环境因素导致的逻辑门输将多个取反值和其余单比特结果这两组进行全自检测故障的第一次比较逻辑压[0059]本实施例中通过将多个取反值和其余单比特结果这两组进行与逻辑和或逻辑处[0062]请参见图7所示，图7为本申请实施例提供的全自检故障比较器的逻辑运算示意如果发生单点错误，导致输入的地方任意一个输入为00或11，那么最后输出的结果一定是则表示受保护寄存器或寄存器保护机制处于异常状态。[0064]本实施例中通过将多个取反值和其余单比特结果中每两个进行组合后并执行与则表征受保护寄存器或寄存器保护机制处于异常状态；当2_bit电平组合中的两个电平值[0078]本实施例中由于采用了全自检故障比较器，能够根据电平值自动地将各模块的障检测覆盖率；并且将现有的TSCdecode的面积的一部分转移到了全自检故障比较器TSC以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交[0088]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理