CN119449039A 一种多步电容传感器读出电路系统及其实现方法 （北京大学）

一种多步电容传感器读出电路系统及其实本发明公布了一种多步电容传感器读出电将采样噪声连同第一级积分器的失调和闪烁噪2和DAC共用的顶板处产生极性相反的残差电压和极性相同的采样噪声；第一级积分器之后3.如权利要求1所述多步电容传感器读出电路系统的实现方法，其特征在于，步骤3）34.一种采用权利要求1所述多步电容传感器读出电路系统的实现方法制备的多步电容多位SARCDC和多位多阶ΔΣCDC共用一个数模转换器DAC，该共用DAC的顶板和待测ΣCDC对应的电容阵列为细量化DAC。6.如权利要求5所述的多步电容传感器读出电路系统，其4电路提出了高分辨率、高能效、低延迟的要求。现有的逐次逼近型电容数字转换器（SAR了广泛关注。[0006]本发明提出的多步电容传感器读出电路系统是一种新型的增量型缩放式电容数偏置浮动反相放大器作为第一级积分器，自偏置浮动反相放大器是一种动态开环积分器，5自偏置浮动反相放大器的输出节点采用本发明提出的适用于开环积分器的改进斩波技术，交换每个负载电容的顶板和底板，进而消除自偏置浮动反相放大器输出共模电压的变化，FieldEffectTransistor，n沟道金属氧化物半导体场效应晶体管）晶体管和PMOS晶体管（P_channelMetalOxideSemiconductorFieldEffectTransistor,p沟道金属氧化物半导体场效应晶体管且两种晶体管的栅极连接在一起，形成输入管的栅极，共同接入待测栅极连接到供电电容的顶板或底板。ΔΣCDC的DAC为细量化DAC。6数字码的反码，传感电容和DAC共用的顶板处产生极性相反的残差电压和极性相同的采样当自偏置浮动反相放大器用作开环积分器时，小的输出共模电压误差逐渐积累，相同的。本发明利用每次积分时自偏置浮动反相放大器输出共模电压变化几乎相同的特7一级积分器的失调以及1/f噪声一起消除，避免了多次采样平均以及传统采样噪声消除技[0024]图1为本发明的增量型缩放式电容传感器读出电路的结构示意图以及工作时序[0025]图2是本发明的增量型缩放式电容传感器读出电路的采样电路结构和工作原理示[0026]图3为本发明的增量型缩放式电容传感器读出电路的第一级积分器结构示意图，[0027]图4为本发明的增量型缩放式电容传感器读出电路的第一级积分器输出位置改进[0029]本发明提出的增量型缩放式电容传感器读出电路由粗量化CD8分别切换对应的电容阵列，多位SARCDC对应的电容阵列称为粗量化DAC，多位多阶ΔΣA.采样电路设计具体来说，在采样电路采样相位时，待测的传板连接参考电平VREFP或地电平VREFN，传感电容底板电压的改变将一部分大小正比于传感电顶板处产生了残差电荷，对应一个残差电压；在斩波相位为一1时，传感电容的底板连接VREFN[0033]本发明设计的基于斩波的采样噪声消除技术是一种新型的适用于电容传感器读9采样电容和DAC的底板、以及细量化的多位多阶ΔΣCDC的第一级积分器位置进行了两次在进行后级ΔΣCDC转换时，SARCDC的DAC底板会根据斩波相位的不同而接入SARCDC数C1.第一级积分器设计体管的存在使得输入管漏级的电压变化会同时耦合到自己的栅极以及对侧输入管的栅极，据所处的不同位置连接到供电电容的顶板或底板。其中，对侧输入管的漏极具体如图3所[0040]自偏置浮动反相放大器工作时，供电电容顶板与底板之[0041]自偏置浮动反相放大器继承了传统的浮动反相放大器以及共源共栅型浮动反相置浮动反相放大器输出共模电压变化是相同的。在第一级积分器的输出位置需要进行斩多设计。本发明的增量型缩放式电容传感器读出电路未对后级积分器做任何结构上的限[0044]本发明具体实施时，增量型缩放式电容传感器读出电路系统的实现包括如下步位SARCDC进行第一级粗量化，其中的1位为冗余，用一个5位2阶ΔΣCDC进行第二级细量级积分器的失调和1/f噪声。粗量化得到的数字码和细量化得到的数字码将通过数字滤波如图2所示，将待测的传感电容CS以及多位SARCDC和多位多阶ΔΣCDC共用的细量化相位将进行OSR次细量化，此阶段保持SAR部分数字码不动，只切换ΔΣ而第一级积分器通常是整个CDC系统的主要噪声源以及功耗的主导。本发明提出的自偏置过控制CR1断开的时间可以对积