第11章 寄存器传输级设计

寄存器传输级设计RTL设计的电路结构使用寄存器来保存运算的中间结果用数据通路来实现特定的寄存器传输RT（RegisterTransfer）运算用控制通路来规定寄存器传输运算的顺序RT运算RT运算：保存在寄存器中数据的运算和传输目的寄存器源寄存器所做的运算，可用组合逻辑实现

常见RT运算及其电路结构寄存器和算法中变量的不同在于其中有系统时钟的作用RT运算及其电路结构通常算法中会有很多运算步骤，寄存器在不同时刻需要保存不同的数据例：寄存器R1，在系统上电初始化时被置为0；当执行加法时，保存和R2相加的和；在做递增运算时，把R1中的数据加1后再保存入R1；当运算结束时，R1中保存的数据不变，寄存器R1在不同时刻的RT运算：初始化：R1

0加法运算时：R1

R1+R2递增运算时：R1

R1+1运算结束时：R1

R1RT运算的过程在时钟上升沿，对数据输入采样，寄存器在经过时钟到Q的延时后得到新的数据组合逻辑实现所需要完成的运算在下一个时钟上升沿，对运算结果采样，写入目的寄存器控制通路控制在什么时间执行哪个RT运算需要规定：

在什么时间执行哪个RT运算控制通路状态机可以强制规定按一定顺序执行一系列动作按时钟转换状态根据输入条件，可以转入不同的分支，从而可以改变执行动作的顺序，可以用来实现算法中的分支结构，如IF和LOOP等可以完美实现寄存器传输级设计方法一个数字系统都可以看作是用硬件实现了一个算法用高级语言描述算法，然后把算法转换ASM图由ASM图得到带数据通路的算法状态ASMD图由ASMD图得到带数据通路的有限状态机FSMD图；分析各寄存器在不同状态下的RT运算，得到数据通路结构由ASMD图可以得到状态转换图，设计出控制通路从算法到算法状态机ASM图（1）首先用软件语言描述算法，然后把软件语言描述的算法转换为算法状态机ASM图ASM图和软件设计中的流程图类似赋值语句所对应的ASM图状态框有一个入口，一个出口，代表有限状态机中的一个状态矩形内列出进入这个状态要做的操作或输出信号的值对应于软件语言中的数据暂存，或变量赋值从算法到算法状态机ASM图（2）IF-THEN-ELSE语句所对应的ASM图在某个状态期间，在输入满足某种条件时，输出会根据输入发生变化，流程发生转向决定框和条件输出框通常属于某一个状态框，并且不会和其他状态框共享ASM图中没有循环结构，循环语句转换为条件语句和跳转语句来实现当循环条件满足时则跳转回循环内部语句执行当条件不满足时，继续向下执行从算法到算法状态机ASM图（3）ASM图由一个或多个ASM块构成一个ASM块由一个状态框或一个状态框加上决定框和条件输出框构成一个ASM块对应于FSM状态转换图中的一个状态以及表示状态转换的弧线一个典型的ASM块从ASM图到ASMD图（1）ASM图可以得到状态机FSM的状态转换图，由FSM状态转换图也可以得到ASM图从ASM图到ASMD图（2）ASM图到ASMD图在ASM图中加入RT运算时，就得到ASMD图RT运算可以放在状态框，也可以放在条件输出框寄存器的值在状态转换时更新从ASM图到ASMD图（3）ASMD图中的RT运算受时钟控制，寄存器中保存值的更新是在退出当前ASM块时发生使用N作为循环变量，就会多做一次循环，引发最终结果错误一种解决方法：在决定框中不使用寄存器当前态值，而是使用组合逻辑的输出（次态）从ASMD图到FSMD图（1）ASMD图状态的划分和状态之间的转换涉及的寄存器以及各寄存器的RT运算控制通路数据通路FSMD图FSMD图从ASMD图到FSMD图（2）数据通路数据寄存器：保存计算的中间结果功能单元：执行RT运算中规定的各种运算连接网络：连接功能单元和数据寄存器列出ASMD图中所有的目的寄存器；列出ASMD图中所有可能的RT运算，并按照目的寄存器对RT运算进行分组；对每一组RT运算构建出相应的电路结构：构建目的寄存器；构建每个RT运算涉及的功能单元（组合）电路；在目的寄存器和多个功能单元之间加上多路选择器和连接电路；再加上产生内部状态的电路构建数据通路的步骤：从ASMD图到FSMD图（3）数据通路从ASMD图到FSMD图（4）数据通路从ASMD图到FSMD图（5）控制通路控制通路是一个有限状态机FSM由ASMD图得到状态转换图，设计出状态机状态机接受外部来的命令和数据通路来的内部状态信号，产生给数据通路的控制信号和给外部的表示系统状态的状态信号系统结构图算法到算法状态机ASM图乘法器的输入：被乘数a_in和乘数b_in，输出：乘积p_out重复累加型乘法运算的过程：如果被乘数和乘数中的任何一个为0，乘积即为0；如果被乘数和乘数都不为0，则把被乘数累加乘数次，就可得到两个数的乘积if(a_in=0orb_in=0)then{ p=0;}else{ a=a_in; n=b_in; p=0; while(n!=0){ p=p+a; n=n–1;}}p_out=p;if(a_in==0orb_in==0){ p=0;}else{ a=a_in; n=b_in; p=0;op: p=p+a; n=n–1; if(n==0){

gotostop; }else{

gotoop; }}stop: p_out=p;从ASM图到ASMD图（1）用硬件实现算法，首先定义输入输出输入：

a_in，b_in：被乘数和乘数输入，为8-bit无符号数 start：启动命令输入，当start有效时乘法器开始运算 clk：系统时钟 reset：系统异步复位输出：

p_out：乘积输出，为16-bit无符号数

ready：外部状态信号，当ready有效时表示乘法器空闲，已准备好接收新的输

入数据；也可以表示上一次的计算已经完成，可以读取运算结果从ASM图到ASMD图（2）用寄存器a、n和p模拟算法中的三个变量把ASM图中的变量赋值变为寄存器的RT运算加上控制信号从ASMD到FSMD图—数据通路构建

idleab0loadopaa

aa

a_ina

a_ina

ann

nn

b_inn

b_inn

n-1pp

pp

0p

0p

p+a从ASMD到FSMD图—控制通路构建

FSMD图改进的重复累加型乘法器重复累加型乘法器存在的问题数据a_in和b_in必须要连续两个时钟周期放在数据输入端口保持稳定在ab0状态和load状态三个寄存器的RT运算相同去掉ab0和load状态把ab0和load状态中的RT运算放在idle状态的条件输出