2026年沈阳航空航天大学计算机应用技术专业《计算机组成原理》科目期末试卷A(有答案)

2026年沈阳航空航天大学计算机应用技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址2、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。A.64，16B.64，32C.32，16D.16，643、十进制数-0.3125的8位移码编码为（）。A.D8HB.58HC.A8HD.28H4、下列关于各种移位的说法中正确的是（）。I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A.Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错5、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。I.i==（int）（float）iⅡ.f==（float）（int）fIⅡ.f==（float）（double）fⅣ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ6、控制总线主要用来传送（）。I.存储器和1/O设备的地址码II.所有存储器和I/O设备的时序信号III.所有存储器和1/O设备的控制信号IV.来自I/O设备和存储器的响应信号A.II、IIIB.I，III，IVC.III，IVD.II，III.IV7、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能8、CPU中的译码器要用（）。A.地址译码人B.指令译码C.数据译码1D.控制信号译码9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。A.800MHzB.1.2GHzC.1.5GHzD.1.8GHz10、在微程序控制器中，微程序的入口微地址是通过（）得到的。A.程序计数器PCB.前条微指令C.PC+1D.指令操作码映射11、在CPU的状态字寄存器中，若符号标志位SF为“1"，表示运算结果是（）。A.正数B.负数C.非正数D.不能确定12、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（）A.4B.8C.16D.3213、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（）。A.EA=D+（IX）B.EA=（D）+（IX）C.EA=（D+（IX））D.EA=D+IX14、下列选项中，能引起外部中断的事件是（）。A.键盘输入B.除数为0C.浮点运算下溢D.访存缺贞15、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（）。A.打印字符B.主存地址C.设备状态D.控制命令二、填空题16、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器17、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______18、运算器的两个主要功能是：_______，_______19、CPU能直接访问______和______但不能直接访问磁盘和光盘。20、不同机器有不同的_________RISC指令系统是_________指令系统的改进。21、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采用相应的技术对策，才能保证流水畅通而不断流。22、堆栈是一种特殊的_______寻址方式，它采用_______原理。按构造不同，分为寄存器堆栈和_______堆栈。23、多个用户共享主存时，系统应提供_______。通常采用的方法是_______保护和_______保护，并用硬件来实现。24、中断处理需要有中断________。中断________产生，中断________等硬件支持。25、按照总线仲裁电路的位置不同，可分为________仲裁和________仲裁。三、名词解释题26、基数：27、指令周期：28、相联存储器：29、绘图机：四、简答题30、什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？31、什么是堆栈？说明堆栈指针SP的作用。32、I/0设备有哪些编址方式，各有何特点？33、试比较同步控制、异步控制和联合控制的区别。五、计算题34、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：1）机器的工作速度。2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。解：35、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。1）27/64。2）-27/64。36、假设一个32位的处理器配有16位的外部数据总线，时钟频率为50MHz，若总线传输的最短周期为4个时钟周期，试问处理器的最大数据传输率是多少？若想提高一倍数据传输率，可采用什么措施？六、综合题37、某程序中有如下循环代码段p：“for（inti=0；i<N；i++）sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为08048100H，对应的汇编代码和机器代码见下表。执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。1）M的存储器编址单位是什么？2）已知sll指令实现左移功能，数组A中每个元素占多少位？3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？38、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：1.Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5.inti，j；6.for（i=0；i<2；1++）{7.for（j=0；j<2；j++）{8.dst[j][i]=src[i][j]；9.}10.}11.}假设在一台具有如下属性的机器上运行这段代码：sizeof（int）==4。src数组从地址0开始，dst数组从地址16开始（十进制）。只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。这个高速缓存总的大小为16个数据字节，一开始是空的。对src和dst数组的访问分别是读和写不命中的唯一来源。问题如下：1）对每个row和col，指明对src[row][col]和dstfrow][col]的访问是命中（h）还是不命中（m），例如，读src[0][0]会不命中，写dst[0][0]也不命中，并将结果填至下列表格中。2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将结果填至下列表格中。39、某16位机器所使用的指令格式和寻址方式如图所示，该机器有两个20位基址寄存器，4个16位变址寄存器，16个16位通用寄存器。指令汇编格式中的S（源）、D（目标）都是通用寄存器，M是主存的一个单元，3种指令的操作码分别是MOV（OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。其中，MOV是传送指令，STA为写数指令，LDA为读数指令。1）试分析3种指令的指令格式和寻址方式特点。2）处理器完成哪一种操作所花时间最短？完成哪一种操作所花时间最长？第2种指令的执行时间有时会等于第3种指令的执行时间吗？3）下列情况中，每个十六进制指令字分别代表什么操作？简述此指令的作用。①（FOFl）H/（3CD2）H：②（2856）H

参考答案一、选择题1、A2、A3、B4、D5、B6、D7、C8、B9、D10、D11、D12、B13、B。先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了14、A15、B二、填空题16、流水CISC17、21023018、算术运算逻辑运算19、cache主存20、指令系统CISC21、资源数据控制22、数据先进后出存储器23、存储保护存储区域访问方式24、优先级仲裁向量控制逻辑25、集中式分布式三、名词解释题26、基数：在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。27、指令周期：从一条指令的启动到下一条指令的启动的间隔时间。28、相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中查找数据。29、绘图机：计算机图形输出设备，主要用于工程图纸的输出。四、简答题30、答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。31、答：是一种按先进后出的顺序进行存取的数据结构或存储区域。Sp是用来存放最后进堆栈的位置的寄存器；32、答：统一编址和独立编址。统一编址是在主存地址中划出一定的范围作为I/0地址，这样通过访存指令即可实现对1/0的访问。但主存的容量相应减少了。独立编址，I/0地址和主存是分开的，I/0地址不占主存空间，但访存需专门的I/0指令。33、答：同步控制方式：任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统基准时标的时序信号所控制的方式。异步控制方式：不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。联合控制方式：是前两者的相结合。对各种不同指令的微操作实行大部分统一，小部分区分对待的方法。五、计算题34、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。35、解析1）27/64=0.011011=0.11011×2-1当补码和尾数都采用补码表示时：1，111：0.11011000。阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1当补码和尾数都采用补码表示时：1，11l；1.00101000。阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。36、解析：根据时钟频率可计算出总线传输的最短传输周期为T=4/（50MHz）=80×10-9s对于总线宽度为16位的总线，最大数据传输率为16bit/T=2B/（80×10-9s）=25MB/s若想提高一倍数据传输率，可采用两种方式：1）将总线宽度扩大为32bit，CPU时钟频率仍为50MHz，则数据传输率为32bit/T-4B/（80×10-9s）=50MB/s2）将时钟频率扩大为100MHz，总线宽度仍为16bit，根据时钟频率可计算出总线传输的最短传输周期为T=4/（100MHz）=40×10-9s此时最大数据传输率为16bit/T=2B/（40×10-9s）=50MB/s六、综合题37、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。1）已知计算机M采用32位定长指令字，即一条指令占4B，观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B，一个地址单位就代表了1B，所以该计算机是按字节编址的。2）在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。3）由表可知，bne指令的机器代码为1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。4）由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。第6条指令会发生控制冒险。当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。38、解析：1）解决这个问题的关键是想象出如图所示的关系图。注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一个数组的有用的行。具体过程如下：dst[j][i]=src[i][j]语包先访问src[i][i]再将其存储到dst[j][i]说明如下：①访问src[0][0]，不命中，将src[0]调入高速缓存的Line0。②访问dst[0][0]，不命中