CN119472912A 一种适用于高压ldo的低漏电流使能控制电路及方法 （江苏帝奥微电子股份有限公司）

一种适用于高压LDO的低漏电流使能控制电本发明公开了一种适用于高压LDO的低漏电单元的输出端与输出单元的输入端连接为输出一输出端与低压电路模块的第一输入端连接为第二输出端与低压电路模块的第二输入端连接高了芯片在disable时的隔离度，有效降低了芯2元和输出单元，偏置单元的输出端与关断单元的输入端连接为关断单元提供静态偏置电流，关断单元的输出端与输出单元的输入端连接为输出单元提供一个可控的高压域电源，输出单元的第一输出端与低压电路模块的第一输入端连接为低压电路模块提供一个低压2.根据权利要求1所述的一种适用于高压LDO的低漏电流使能控制电路，其特征在于：极与PMOS管PM0的漏极和恒流源I0的一端连接并作为偏置单元的输出端，恒流源I0的另一3.根据权利要求2所述的一种适用于高压LDO的低漏电流使能控制电路，其特征在于：接并产生电压信号net1，PMOS管PM3的漏极作为关断单元的输出端，NMOS管NM1的源极与4.根据权利要求3所述的一种适用于高压LDO的低漏电流使能控制电路，其特征在于：所述PMOS管PM0、PMOS管PM1和PMOS管PM2构成第一电流镜，其中PMOS管PM0、PMOS管PM1和5.根据权利要求4所述的一种适用于高压LDO的低漏电流使能控制电路，其特征在于：6.根据权利要求5所述的一种适用于高压LDO的低漏电流使能控制电路，其特征在于：所述PMOS管PM2和NMOS管NM1构成电流比较电路控制PMOS管PM3，且N＜MNMOS管NM1下拉能7.根据权利要求1所述的一种适用于高压LDO的低漏电流使能控制电路，其特征在于：电源端、施密特反相器Smit1的电源端连接并作为输出单元的第一输出端产生内部电源电压LVDD1，NMOS管NM3的漏极连接使能信号EN，NMOS管NM3的源极与反相器INV1的输入端连反相器Smit1的接地端和低压电路模块8.一种权利要求1_7任一项所述的适用于高压LDO的低漏电流使能控制电路的控制方3够保证PMOS管PM3处于安全的工作状态不被预稳压模块为输出单元提供低压域的内部电源电压LVDD1，并且为NMO;由于内部电源电压LVDD1在使能信号EN为低电平时被置零，因此即使低压电路模块的4[0001]本发明涉及一种使能控制电路及方法，特别是一种适用于高压LDO的低漏电流使[0002]图2为现有技术中的一种高压电路的使能控制电路示意图，主要分为偏置单元和;[0004]本发明所要解决的技术问题是提供一种适用于高压LDO的低漏电流使能控制电路5管PM3的源极连接并连接电源HVDD，PMOS管PM1的栅极与齐纳二极管Z2的阳极和PMOS管PM2NMOS管NM1的漏极连接并产生电压信号net1，PMOS管PM3的漏极作为关断单元的输出端，NMOS管NM1的源极与NMOS管NM0的漏极连接，NMOS管NM0的栅极与电阻R0的一端和齐纳二极使NMOS管NM1下拉能力强于PMOS管PM相器Smit1的输出端作为输出单元的第二输出端并产生使能输出信号EN_OUT，反相器INV1仍然能够保证PMOS管PM3处于安全的工作状态不被击穿；;6由于内部电源电压LVDD1在使能信号EN为低电平时被置零，因此即使低压电路模Reff在极端工作条件下显著降低，但由于内部电源LVDD为零，仍无法产生较大的漏电流的栅极与PMOS管PM0的漏极和恒流源I0的一端连接并作为偏置单元的输出端，恒流源I0的接并连接电源HVDD，PMOS管PM1的栅极与齐纳二极管Z2的阳极和PMOS管PM2的栅极连接，极与NMOS管NM0的漏极连接，NMOS管NM0的栅极与电阻R0的一端和齐纳二极管Z0的阴极连7模块的输入端作为输出单元的输入端，预稳压模块的输出端与NMOS管NM3的栅极、反相器INV1的电源端、施密特反相器Smit1的电源端连接并作为输出单元的第一输出端产生内部密特反相器Smit1的接地端和低压电路模块的接地端接地。其中预稳压模块采用现有技术仍然能够保证PMOS管PM3处于安全的工作状态不被击穿。;[0027]由于内部电源电压LVDD1在使能信号EN为低电平