CN119474763A 一种基于fpga实现的信号检索方法 （中国计量大学）

本发明公开了一种基于FPGA实现的信号检检测的结果，在信号检索模块电路中用N个寄存2步骤二：对信道化输出的多路并行的频域复信与检测门限v比较，从而检测出各信道步骤三：根据信号检测的结果，在信号检索模块电路对多路并行的频域复信号的每一路进行信号检测，若第m路的IF(n,k)l大于等于检测道数与第a个寄存器存储的起始信道数或终止信道数相差不超过2，则判定为同一种信号，亦或是当前检测的信号的频率在第a个寄存器中存储的起始频率和终止频率之间，也判定若当前clock下检测到的信号的信道数与第a个寄存器中存储的信道数相差不超过2，3若当前clock下检测到的信号的频率位于第a个寄存器存储的起始频率和终止频率范上述两个条件满足其一，都可进行对应寄存器中信号参数的更信号检索模块电路中的状态机有三个状态，分别是Idle状态、Sig_valid状态、Sig_Idle状态为空闲状态；Sig_valid状态进行信号的判决以及每个寄存器中信号参数的的信号存储到空寄存器中，那么sig_valid_flag[a]和memory_valid[a]同时被置为高电Sig_disappear状态中读出寄存器memory[index]存储的信号参数并清空，将sig_4[0004]鉴于现有技术的以上缺点，本发明旨在提出一种基于FPG5搜索，若当前检测到的信号的信道数与第a个寄存器存储的起始信道数或终止信道数相差始频率和终止频率之间，也判定为同一种信号，以上两个条件满足其一即可，其中a=0，更新第a个寄存器中信号的参数，并且sig_valid_flag[a]和memory_valid[a]被置为高电的信号参数更新第a个寄存器中信号的参数，并且sig_valid_flag[a]和memory_valid[a]6图4是本发明一种基于FPGA实现的信号检索方法的信号判据及参数更新的流程对信道化输出的多路并行的频域复信号F(n,k)进行信号检测，基于设定的检测7若第m路IF(n,k)l大于等于检测门限，在第n时刻第k子信道处将sig_valid_信号检索的流程图请参阅图3所示，利用状态机对16个组帧数据实现有效信号数对多路并行的频域复信号的每一路进行信号检测，若第m路的IF(n,k)1大于等于终止频率、终止时间不断用后续存在信号的信号参数去更新对应寄存器中的信号参数；若当前clock下检测到的信号的信道数与第a个寄存器中存储的信道数相差不超若当前clock下检测到的信号的频率位于第a个寄存器存储的起始频率和终止频8信号检索模块电路中的状态机有三个状态，分别是Idle状态、Sig_valid状态、道数相差不超过2，则当前检测到的信号与该寄存器中的信号是同一种信号，sig_valid_flag[a]和memory_valid[a]被置为高电平；若当前检测到的信号的频率比第a个寄存器中的起始频率小，用当前检测到的信号的频率和信道数去更新第a个寄存器中信号的起始频到的信号的频率和信道数去更新第a个寄存器中信号的终止频率和终止信道数；反之不满之间，则当前检测到的信号与该寄存器中的信号是同一种信号，sig_valid_flag[a]和信道数和终止频率的值保持不变；在16位的detection_data数据中搜索为高电平的位数，存器中的信号消失，将a的值赋值给index，跳转到Sig_disappear状态,其中a=0,Sig_valid状态跳转到Sig_disappear状态后，读出寄存器memory[index]存储的9[0017]本发明创造性的使用了信号检索方法针对多个脉冲信号叠加得到的多路并行信