大学计算机组成原理《存储系统》课堂讲授课件

COURSECOVER计算机组成原理·存储系统层次结构·主存·Cache·虚拟存储课程计算机组成原理本章导览01层次结构与局部性存储金字塔与程序访问规律02半导体存储芯片SRAM、DRAM与ROM家族原理03主存组成与连接芯片结构、容量扩展与并行组织04Cache存储器映射方式、替换算法与写策略05虚拟存储器页式管理、段页式与TLB快表06性能指标与考点量化评价与期末综合梳理存储体系层次结构与局部性速度、容量、成本，三者不可兼得用分层结构化解存储系统的根本矛盾01存储系统与层次结构越靠近CPU，速度越快、容量越小、单位成本越高层次化设计在速度、容量、成本之间取得整体平衡寄存器速度最快容量最小成本最高高速缓存速度次之容量较小成本较高主存速度中等容量中等成本适中辅存速度较慢容量较大成本较低磁带速度最慢容量最大成本最低相邻层级形成两级存储体系，下层是上层的后备层次化设计在速度、容量、成本之间取得整体平衡局部性原理程序在一段时间内集中访问局部地址空间，这是层次化存储的理论依据局部性原理是

Cache

与虚拟存储器能够显著提升性能的根本原因。局部性维度一时间局部性最近被访问的信息，很可能在不久后再次被访问。典型场景：循环体内的指令与变量被反复执行。局部性维度二空间局部性最近被访问信息的邻近地址，很可能被一起访问。典型场景：数组按顺序访问、指令顺序执行。两大存储层次对比Cache-主存解决速度矛盾，主存-辅存解决容量矛盾对比项Cache-主存层次主存-辅存层次主要目的提高访问速度扩大存储容量解决矛盾CPU与主存速度差主存容量有限实现方式纯硬件实现硬件与操作系统结合管理单位块、行页、段透明性对系统与用户透明对用户透明，系统管理存储体系半导体存储芯片存储元的结构，决定存储器的性格从双稳态触发器到电容电荷02SRAM存储原理六晶体管双稳态触发器，通电即保持数据主要用于组成

高速缓冲存储器，即Cache采用

非破坏性读出，数据读出后无需再生，不需要刷新双稳态触发器存储1一个反相器输出高电平，另一个输出低电平，状态稳定读出特性非破坏性读出，读出后无需再生，不需要刷新SRAM特性速度速度极快集成度集成度低功耗功耗较大成本成本偏高DRAM存储原理与刷新单晶体管加电容，电荷会泄漏，必须定期刷新存储元结构:1晶体管+1电容电荷寿命:1至2毫秒自动消失读出方式:破坏性读出需再生刷新单位:按行刷新对CPU透明刷新方式执行时机访存死区周期影响特点集中刷新固定时间段停止读写逐行刷新存在无实现简单分散刷新每个工作周期后半段刷新一行无系统周期翻倍控制复杂异步刷新刷新周期除以行数分配间隔无无主流方案刷新方式决定访存死区与系统周期，异步刷新兼顾无死区与周期不变。三种刷新方式SRAM与DRAM对比存储元不同，决定了性能与用途的差异特性SRAMDRAM存储原理双稳态触发器电容电荷破坏性读出非破坏性破坏性读出后重写不需要需要再生是否需要刷新不需要需要运行速度快慢集成度低高存储成本高低典型用途Cache主存ROM家族与技术演进断电不丢失，从固化不可改走向电可擦写ROM为非易失性存储器，断电后信息不丢失，结构简单、位密度高掩模式MROM出厂固化，用户不可修改一次可编程PROM用户可一次性烧录，写入后不可改可擦除可编程EPROM需紫外线照射擦除，已基本淘汰电可擦除EEPROM支持字节级电擦写，常用于存储配置参数闪速存储器Flash按块擦除，NOR型用于固件启动，NAND型用于固态硬盘与U盘存储体系主存组成与连接从一颗芯片到整个主存系统容量扩展与并行组织的工程实现03存储芯片内部结构地址译码选中存储单元，数据经读写电路进出芯片组成地址寄存器暂存待译码的地址X译码器对行地址译码选择行Y译码器对列地址译码选择列存储矩阵大量存储单元，每个单元存储一位数据读写电路数据进出存储单元的通道容量计算总容量=存储单元个数×存储字长总容量由存储单元个数与存储字长相乘得出。线数需求地址线13根数据线8根8K×8位存储单元个数

8K，存储字长

8位，对应

13

根地址线与

8

根数据线。主存容量扩展用多片小容量芯片，构成大容量主存用多片小容量芯片，构成大容量主存位扩展增加数据位数地址线共用数据线分别连接字扩展增加存储单元数量高位地址用于片选字位同时扩展容量与字长均需扩展结合前两者线选法高位地址直接作片选信号，简单但地址空间不连续译码片选法译码器产生片选信号，地址空间连续、利用率高多模块存储器多体并行与交叉编址，提升主存带宽多模块存储器的组织方式与交叉编址，决定主存能否实现并行访问低位交叉编址可显著提高主存的连续访问速度，是提升带宽的关键手段并行组织方式2项单体多字一次访问连续多个存储字，提高数据宽度多体并行多个存储体并行工作，分时提供数据两种交叉编址2项高位交叉连续地址分布在同一存储体，便于扩容，不易并行低位交叉连续地址分散在不同存储体，实现流水线式并行访问存储体系Cache存储器用局部性原理，换取访问速度映射、替换、写策略三位一体04Cache基本原理与命中率把经常访问的数据块调入Cache，由硬件自动管理命中率=命中次数

÷

总访问次数，Cache由硬件自动管理Cache基本工作原理构成Cache由高速SRAM

构成，工作速度数倍于主存，全部由硬件实现，对程序员透明单位与主存的数据交换以块为单位，即

cacheline查找CPU请求数据时先在Cache中查找：命中则立即返回，未命中则从主存读取并调入指标命中率=命中次数

÷

总访问次数影响命中率的主要因素Cache容量：容量增大，命中率提升映射策略：直接映射、组相联、全相联替换算法：LRU、FIFO、随机三种地址映射方式主存块放到Cache的哪个位置，由映射方式决定主存块放到Cache的哪个位置，由地址映射方式决定直接映射主存每块只能映射到Cache中固定某一块硬件简单、速度快但易冲突全相联映射主存任一块可映射到Cache任意一块最灵活、命中率高比较电路复杂，适合小容量组相联映射Cache分组、组内多块主存块按模组数映射到固定组内，组内全相联组相联是直接映射与全相联的折中直接映射与全相联映射直接映射定位快但易冲突，全相联灵活但比较代价高直直接映射规则Cache行号=主存块号

modCache总行数示例主存第

0、16、32

等块只能映射到Cache第0块优点硬件简单、地址变换快、无需替换算法缺点每块只有固定位置，空间利用不充分，冲突频繁导致命中率下降全全相联映射规则主存任一数据块可存入Cache任意位置优点灵活、冲突概率低、Cache利用率高缺点需与全部标记并行比较，比较电路设计与实现困难，适合小容量组相联映射先按模映射到组，再在组内灵活分配组相联在保持较快查找速度的同时显著降低冲突概率，在现代处理器中广泛采用，兼顾性能与成本。映映射规则分组将Cache分为

Q组，每组有

R块模映射某主存块按模组数映射到第i组，即组号等于主存块号对组数取模组内组内采用全相联方式，主存块可放入组内任一块位置址地址划分标记块号高位，用于组内比较组索引定位目标组号偏移定位块内字节位置替换算法全相联与组相联需要替换算法，直接映射无需选择随机算法随机选一块替换实现简单可能淘汰常用块，命中率较低先进先出替换最早调入的块实现容易不符合局部性原理最近最少使用常考重点替换近期最久未访问的块符合局部性原理命中率高于先进先出最不经常使用替换访问次数最少的块Cache写策略写命中与写不命中，各有两种处理策略写回法大幅降低总线流量，但增加一致性维护复杂度。写命中写透法每次写操作同时更新Cache与主存，一致性高，但总线压力大写回法只更新Cache，仅当块被替换时才回写主存，需引入脏位标记写不命中写分配法先将主存块调入Cache再写入，常与写回法配合非写分配法直接写入主存不调入Cache，常与写透法配合存储体系虚拟存储器让程序看见比物理内存更大的空间页表、快表与地址变换的协同05虚拟存储器基本概念让程序使用比物理内存更大的地址空间虚拟存储器将主存与辅存统一编址，形成更大的地址空间解决的问题虚拟存储器解决进程并发问题解决内存不够用问题地址转换虚拟地址CPU使用虚拟地址（逻辑地址）由存储器管理单元转换为物理地址缺页处理缺页访问页面不在主存时触发缺页由操作系统从辅存调入按管理方式分为页式、段式、段页式三类页式虚拟存储器与地址转换按固定大小的页划分，通过页表完成地址映射页式虚拟存储器以固定大小的页为基本单位，地址转换围绕虚页号与页内偏移的拆分与拼接展开。虚拟地址构成与页表虚拟地址构成：虚页号+页内偏移页表：记录虚页号→实页号的映射，由操作系统维护，存储于主存地址转换流程1从页表基址寄存器取得页表基址2用虚页号查得实页号3与页内偏移拼接成物理地址页式管理特点结构简单、页面长度固定便于调入，但页的处理、保护与共享不够方便。TLB快表用高速小容量快表缓存常用页表项，加速地址转换进程切换时需清空快表，保证地址映射一致TLB本质缓冲转换后备缓冲器，缓存经常访问的页表项形态可视为小容量相联Cache速度访问速度远高于主存，称快表快慢对比快表TLB称快表，速度远高于主存慢表主存页表称慢表方式通常采用全相联或组相联方式缺失与替换替换缺失时采用随机替换算法命中MMU用物理页号与页内偏移直接构造物理地址缺失用页表基址寄存器与虚页号生成页表项地址，从主存取页表项并更新TLB段式与段页式虚拟存储器段式按逻辑分段，段页式二者结合段式虚拟存储器基本思想按程序逻辑结构分段，各段长度不同虚拟地址段号与段内地址地址变换通过段表完成地址转换优点段分界与程序逻辑对应，便于编译、保护与共享缺点段长分配不便，存在段间碎片段页式虚拟存储器基本思想先将程序分段，再将每段分页虚拟地址段号、段内页号、页内地址地址变换需两次查表，开销较大优点兼具共享保护与调用方便的优点缺点地址变换开销较大VS存储体系性能指标与考点命中率与平均访存时间，衡量层次化设计两大层次对比，锁定期末考点06存储系统性能指标容量、成本、速度构成评价存储系统的三大维度存储容量容量公式容量=存储字数

×

字长，如

1M×8位存储字数表示地址空间大小字长表示一次存取的数据量单位成本位价公式位价=总成本

÷

总容量存储速度存取时间启动一次存储器操作到完成所需时间存取周期连续两次独立访问的最小时间间隔，通常大于存取时间主存带宽数据宽度

÷

存储周期，表示每秒进出信息的最大数量平均访存时间AMAT命中时间加上缺失率与缺失代价的乘积AMAT=命中时间+缺失率

×

缺失代价命中时间一次访问在Cache中命中的耗时缺失率未命中次数占总访问次数的比例，等于

1-命中率缺失代价未命中时从下一级存储器调入数据块的额外开销降低缺失率（优化容量、映射与替换）和降低缺失代价（多级