数字电路制作与测试试题及答案

项目1思考与练习答案略略略4、写出下列各式的正确结果：1）（101.01）2＝（5.25）10（23）10=（10111）21.10011100）2＝（4D.9C）162）（6E.3A5）H＝（01101110.001110110101）BH=（67.31）D=（01000011.0101）B3）（1111.11）B=（15.75）D=（F.C）HB=（10.25）D=（A.4）H4）（12）D=（C）H=（00010010）8421BCD（10010101）8421BCD=（1011111）B=（95）D5）逻辑函数的反函数是（）。逻辑函数的反函数是（）。5、将下列逻辑函数化简为最简与或表达式1）2）3）4）5）6）6、已知某函数的真值表如题表6-1，试列出逻辑表达式并化简为与非与非表达式，用二输入与非门实现，并画出逻辑电路图。题表6-1题三真值表ABCF00000011010101101000101111011110解：电路图见答图6-1所示。答图6-1题6电路图7、在题图2-7中各门电路中输入波形如题图2-7（b），试画出的波形。（b）题图2-7题7输入波形图答：波形见答图2-7所示。答图2-7题7输出波形图8、已知各逻辑电路如题图2-8（a）所示，试写出的逻辑表达式，并根据已知题图2-8（b）中A、B、C图形，画出对应的输出波形。（电路中的门电路是TTL集成门电路）（b）题图2-8题8图答：波形图见答图2-8所示：答题2-8题8波形图9、由TTL与非门、或非门和三态门组成的电路如题图9-2（a）所示，A、B、EN的波形如题图9-2（b）所示，试画出波形图。 题图9-2题9图答：波形见答9-2所示：答2-9题9波形图10、分别写成题图2-10（a）和（b）的逻辑表达式。题图2-10题10图答：11、分析题图11-4（a）和图（b）所示电路的逻辑功能。题图2-11题11图（a）解：图（a）电路的逻辑功能是异或逻辑。（b）解：1)写出输出与输入的逻辑表达式：2）列出真值表（略）3）从真值表可以看出：该电路实训四位二进制数求补功能。12、略13、设计一个一致表决电路，当三个输入变量A、B、C一致时，输出为1，否则为0。解：1）根据题意，列出功能真值表ABCF000000110101011010011010110011112）根据真值表，写成逻辑表达式：3）画出逻辑电路图，如答图2-13所示。答图2-13题五电路图项目2思考与练习答案当74LS147输入端上同时有几个有效电平时，只对其中优先权最高的一个进行编码，在输出端上得到（反）（原/反）码形式的8421BCD码，经过反相器后，被转换为（原）（原/反）码形式的8421BCD码，再经过LED显示译码驱动CD4511后，可在LC5011上显示出相应的十进制数码。.分析题图2-1中给出的组合逻辑电路，此时数码管显示为（9）。题图2-1题2图分析下图给出的组合逻辑电路，输出表达式为（）。题图2-2题3图略略略项目3思考与练习答案1.根据图题图3-1波形分别画出上升沿和下降沿有效的D触发器的输出波形。(设初始状态均为0)题图3-1题一图题图3-2题二图解：波形见答图3-1所示：答图3-1题1答案图2.根据题图3-2波形分别画出上升沿和下降沿有效的JK触发器的输出波形。(设初始状态均为0)答图3-2题2答案图3.设题图3-3中各触发器的初始状态均为0，根据CP的波形画出各触发器输出Q的波形。（最少画6个时钟周期）题图3-3题3图解：波形如答图3-3所示：答图3-3题3答案图4.分析题图3-4(a)、(b)中时序电路的逻辑功能。题图3-4题4图（a）解：1）列出输入方程：,2）写出状态方程：，3）列出状态真值表Q2Q1Q2n+1Q1n+100010111100011104）状态Q2Q1变化为00→01→11→10→005）电路逻辑功能为模4计数器。（b）解：1）写出输入方程：J1=K1=1，2）写出状态方程：，3）列出状态真值表：Q2Q1Q2n+1Q1n+100010110101111004）状态Q2Q1变化为00→01→10→11→005）电路逻辑功能为摸4加法计数器5.由D触发器组成的电路如图题图3-5（b）所示，输入波形见图（a）。设各触发器的初始态为“0”，画出Q1、Q2的波形。 （a）（b） （a）（b）题图3-5题5图解：Q1和Q2波形见答图3-5所示：答图3-5题5答案图6.分析题图3-6（a）所示计数器为几进制计数器？题图3-6（b）所示计数器在控制端K分别为0，1时各为几进制计数器？题图3-6题6图（a）解：电路为0~10十一进制计数器（提示：74163的清零端是同步清零）（b）解：当K=0时，电路为2~9八进制计数器。当K=1时，电路为4~9六进制计数器。7.试用集成计数器74161设计输出为3～12计数器。解：设计电路如答图3-7所示：答图3-7题7答案图8.略

思考与练习答案1.选择题1)QuartusII作为CPLD\FPGA主要开发工具，是由哪家公司推出的。（A）A.AlteraB.XilinxC.LatticeD.ATMEL2)基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→（A）→综合→适配→（）→编程下载→硬件测试。①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤引脚锁定A．③① B.①② C.④⑤ D.④②3)芯片EPM1270T144C5属于以下哪个系列的芯片。（D）A.MAX7000B.CycloneC.StratixD.MAXII4)包含有STD_LOGIC_1164程序包的库是（A）A.IEEEB.ARITHC.WORKD.STD5)VHDL程序中要求项目名必须与以下哪个相一致（A）A.实体名B.结构体名C.进程名D.元件名6)A的端口类型为STD_LOGIC_VECTOR（3downto0），以下赋值语句中正确的是（C）A.A<=’1001’B.A<=9C.A<=“1001”D.A<=0x97)设计完成之后，下载到芯片中的文件后缀为（C）A.VHDB.VWFC.POFD.TDF8)VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述（D）。A.器件外部特性B.器件的综合约束C.器件外部特性与内部功能；D.器件的内部功能。9)大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：（D） A.CPLD是基于查找表结构的可编程逻辑器件 B.CPLD即是现场可编程逻辑器件的英文简称 C.早期的CPLD是从FPGA的结构扩展而来 D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构2.简答题1)简述QuartusⅡ的设计流程。答：利用QuartusⅡEDA软件设计可编程逻辑器件的步骤主要包括设计输入、设计实现、设计验证与器件下载。1．设计输入：设计输入的形式有硬件描述语言输入、原理图输入、状态图输入、波形输入或几种方式混合输入等，其中硬件描述语言输入是最重要的设计输入方法。2．设计实现：设计实现是将设计输入转换为可下载至目标器件的数据文件的全过程。设计实现主要包括优化(Optimization)、合并(Merging)、映射(Mapping)、布局(Placement)、布线(Routing)、产生下载数据等步骤。3．设计验证：设计验证包括功能仿真、时序仿真与硬件测试。这一步通过仿真器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。4．器件下载：器件下载也称为器件编程，这一步是将设计实现阶段产生的下载数据通过下载电缆下载至目标器件的过程。使用器件厂商提供的专用下载电缆，该电缆一端与PC的USB口相连，另一端接到CPLD器件所在PCB(印刷电路板)上的10芯插头。编程数据通过该电缆下载到CPLD器件中，这个过程称为在系统编程(ISP)。2)什么是硬件描述语言？它与一般的高级语言有哪些异同？答：所谓硬件描述语言，实际就是一个描述工具，描述的对象就是待设计电路系统的逻辑功能、实现该功能的算法以及选用的电路结构与其他各种约束条件等。通常要求HDL既能描述系统的行为，也能描述系统的结构。HDL的使用与普通的高级语言相似，编制的HDL程序也需要首先经过编译器进行语法、语义的检查，并转换为某种中间数据格式。但与其他高级语言相区别的是，用硬件描述语言编制程序的最终目的是要生成实际的硬件，因此HDL中有与硬件实际情况相对应的并行处理语句。此外，用HDL编制程序时，还需注意硬件资源的消耗问题(如门、触发器、连线等的数目)，有的HDL程序虽然语法、语义上完全正确，但并不能生成与之对应的实际硬件，原因就是要实现这些程序所描述的逻辑功能，消耗的硬件资源十分巨大。3)怎样使用库及库内的程序包？列举出三种常用的程序包。答：库是专门用于存放预先编译好的程序包的地方，对应一个文件目录，程序包的文件就放在此目录中，其功能相当于共享资源的仓库，所有已完成的设计资源只有存入某个“库”内才可以被其他实体共享。库的说明总是放在设计单元的最前面，表示该库资源对以下的设计单元开放。库语句格式如下：LIBRARY库名；STD_LOGIC_1164程序包、STD_LOGIC_ARITH程序包、STD_LOGIC_UNSIGNED程序包4)BUFFER与INOUT有何异同？答：BUFFER是INOUT的子集，它与INOUT的区别在于：INOUT是双向信号，既可以输入，也可以输出；而BUFFER是实体的输出信号，但作输入用时，信号不是由外部驱动的，而是从输出反馈得到，即BUFFER类的信号在输出外部电路的同时，也可以被实体本身的结构体读入，这种类型的信号常用来描述带反馈的逻辑电路，如计数器等。3.程序填空题1)以下程序为带异步复位/置位端、同步使能D触发器的VHDL程序，试将程序补充完整。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164;--使用IEEE库内的1164程序包ENTITYdffe2IS----填写实体名 PORT(d,clk,clrn,prn,ena:IN STD_LOGIC;q:OUTSTD_LOGIC);ENDdffe2;ARCHITECTUREaOFdffe2ISBEGIN PROCESS(clk,prn,clrn,ena,d)BEGIN IFprn=’0’THENq<='1';---如果置位端为0，D触发器输出置1. ELSIFclrn='0'THENq<='0'; ELSIFclk’eventandclk=’1’THEN----CLK信号上升沿检测 IFena='1'thenq<=d; ENDIF;Endif;ENDPROCESS;ENDa;2)以下是带使能、清零的计数器的VHDL程序，试补充完整LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED;--使用IEEE库内的unsigned程序包ENTITYcnt_e_c_pISPORT(clk:INSTD_LOGIC; clr,ena:INSTD_LOGIC; qout:BUFFERSTD_LOGIC_VECTOR(7DOWNTO0));ENDcnt_e_c_p;ARCHITECTUREaOFcnt_e_c_pISBEGIN PROCESS(clk) BEGIN IFclk'eventANDclk='1'THEN IFclr='0'THEN qout<=“00000000”;---输出被清零 ELSIFena='1'THEN qout<=qout+1;输出值自加1 ENDIF; ENDIF; ENDPROCESS;ENDa;3.程序分析题1)下列程序实现的功能：实现了一个四选一的数据选择器功能libraryieee;useieee.std_logic_1164.all;entitytestisport(sel:inintegerrange0to3; input:instd_logic_vector(0to3); y:outstd_logic);endtest;architectureaoftestisbeginy<=input(0)whensel=0else input(1)whensel=1else input(2)whensel=2else input(3);enda;2)下列程序实现的功能：实现了一个10-4BCD编码器的功能LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcoderIS PORT(d:INSTD_LOGIC_VECTOR(0to9);b:OUTSTD_LOGIC_VECTOR(3downto0));ENDcoder;ARCHITECTUREoneOFcoderISBEGIN WITHdselectb<= "0000" WHEN"0111111111", "0001" WHEN"1011111111", "0010" WHEN"1101111111", "0011" WHEN"1110111111", "0100" WHEN"1111011111", "0101" WHEN"1111101111", "0110" WHEN"1111110111", "0111" WHEN"1111111011", "1000" WHEN"1111111101", "1001" WHEN"1111111110", "1111" WHENothers;ENDone;5.程序设计题1)已知数字系统的系统时钟为50MHz，若为了产生1s和10ms这两种周期的时钟信号，分别需要对系统时钟进行分频。程序要求首先对系统时钟分频取得10ms的时钟信号，然后再针对10ms的时钟信号进行分频，最终获得1s的时钟信号。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityclock_divideris Port(clk:inSTD_LOGIC;--50MHz时钟输入引脚Clkout:outSTD_LOGIC;--100Hz时钟输入引脚Sclk:inoutSTD_LOGIC);--1Hz时钟输出引脚endclock_divider;architectureBehavioralofclock_dividerisconstantKILLCLK:STD_LOGIC_VECTOR(17downto0):="111101000010001111";--分频比249999constantDIVCLK:STD_LOGIC_VECTOR(4downto0):="11001";--分频比49 signaldividedClk:STD_LOGIC;signalCLKT:STD_LOGIC; signalclkdiv:STD_LOGIC_VECTOR(17downto0);signalclktmp:STD_LOGIC_VECTOR(4downto0); begin process(clk) begin ifclk='1'andclk'Eventthen clkdiv<=clkdiv+1; if(clkdiv=KILLCLK)then-- dividedClk<=notdividedClk; clkdiv<=(others=>'0'); endif; endif; endprocess; Clkout<=dividedClk;process(dividedClk) begin ifdividedClk='1'anddividedClk'Eventthen clktmp<=clktmp+1; if(clkdiv=DIVCLK)then-- CLKT<=notCLKT; clktmp<=(others=>'0'); endif; endif; endprocess;Sclk<=CLKT; endBehavioral;2)设计了一个循环移位寄存器，该循环移位寄存器具备的端口包括串行数据输入端din、并行数据输入端data、脉冲输入端clk、并行加载数据端load以及移位输出端dout。该程序的功能是将预置入该寄存器的数据进行循环移位，移位方向为由低位向高位移，而最高位移向最低位，其仿真结果见下图。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityreg_turnisport( clk:instd_logic; load:instd_logic; data:instd_logic_vector(4downto0); dout:outstd_logic_vector(4downto0);)Endreg_turn;Architecturebehaveofreg_turnisSignaldtmp:std_logic_vector(4downto0);Begin Process(clk,load) Begin Ifload=’1’then dtmp<=data; else ifclk’eventandclk=’1’then dtmp(4downto0)<=dtmp(3downto0)&dtmp(4);endif; endif; endprocess;dout<=dtmp;endbehave;

项目5思考题与习题1.选择题答案：1）2）3）4）5）DCCBC6）7）8）9）10）ADCBA1）一个无符号8位数字量输入的DAC，其分辨率为位。A.1B.3C.4D.82）一个无符号10位数字输入的DAC，其输出电平的级数为。A.4B.10C.1024D.2103）一个12位的模数转换器的分辨率为。A.1/12B.1/255C.1/4096D.1/20484）4位倒T型电阻网络DAC的电阻网络的电阻取值有种。A.1B.2C.4D.85）为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是。A.≥B.≤C.≥2D.≤26）将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为。A.采样B.量化C.保持D.编码7）用二进制码表示指定离散电平的过程称为。A.采样B.量化C.保持D.编码8）将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为。A.采样B.量化C.保持D.编码9）若某ADC取量化单位△=，并规定对于输入电压，在0≤＜时，认为输入的模拟电压为0V，输出的二进制数为000，则≤＜时，输出的二进制数。A.001B.101C.110D.11110）以下四种转换器，是A/D转换器且转换速度最高。A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器2.判断题（正确打√，错误的打×）答案：1）2）3）4）5）√√√√√6）7）8）9）10）√××√√1）权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（）2）D/A转换器的最大输出电压的绝对值可达到基准电压Vref。（）3)D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）4)D/A转换器的位数越多，转换精度越高。（）5)A/D转换器的二进制数的位数越多，量化单位△越小。（）6)A/D转换过程中，必然会出现量化误差。（）7)A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（）8)一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（）9)双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（）10)采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（）

编者按：本习题册根据《数字电路制作与测试》项目式教学的内容，总结归纳了本课程需要掌握的主要知识点，并针对各个知识点，从不同的角度、以不同的形式出题供学生练习。本习题册有填空题、判断题、分析与设计题等形式，学生可选择自己喜欢的形式进行练习使用。当然，大学的学习不同高中阶段的学习，以课堂听讲、消化理解、思考提问、实践练习为主要学习手段，不提倡学生沉溺于题海，由于项目式课程的学习内容比较宽泛、动手实践的机会较多，很多学生忽视了基本知识的掌握，在此编辑本习题册旨在帮助学生强化基本概念的掌握，若有了扎实的理论、正确的概念，那么得出正确的实践结果将更加快捷，实践中所遇问题便会迎刃而解，可进一步锻炼分析问题和解决问题的能力。愿本习题册能帮助学生及时解决学习中出现的问题，轻松地进行《数字电路制作与测试》项目式课程的学习。 编者2015年5月项目一加法器电路的设计与测试主要知识点：模拟信号特点数字信号特点数制和码制十进制、二进制、八进制、十六进制进制之间互相转换BCD码格雷码基本门电路逻辑功能及描述方法复合门电路逻辑功能及描述方法TTL特殊门电路OC门和三态门CMOS特殊门电路OD门、CMOS三态门及CMOS传输门*TTL和CMOS电路的外部特性和使用方法逻辑代数的基本定律和规则（十条规律、三个规则及常用公式的证明）逻辑函数的表示方法（逻辑表达式、逻辑符号、真值表、波形图等）逻辑函数的变换和化简（公式法化简、卡诺图化简、具有无关项的卡诺图的化简、Multisim化简）逻辑函数表达式（一般表达式、最小项表达式、最大项表达式）13.组合逻辑电路的分析和设计方法一、判断题：通常电信号可以分为模拟信号和数字信号，如语音信号就是一种数字信号。（）模拟信号在幅值和时间上都是连续的，而数字信号则是离散的，因此他们之间不能相互转换。（）实际数字系统中，数字信号不可能立即上升或下降，通常将从低向高变化过渡的时间定义为上升时间tr，指波形从幅值的10%到100%所经历的时间。（）在电信号可以分为模拟信号和数字信号，常见的数字信号包括锯齿波和方波信号。（）和模拟信号相比，数字信号的缺点是在存储和传输时容易造成失真。（×）通常我们所说的正逻辑，举例来说就是将低电平定义为逻辑上的’0’而将高电平定义为’1’。（）数字系统常用的数制有二进制、十进制和十六进制等，他们之间的根本区别在于权不同。（）各进制之间都可以进行转换，如将十进制的整数部分转换为二进制时通常采用除基取余的方法。（）十进制可以转换为十六进制，如果要将十进制的小数部分进行转换时通常采用除基取余的方法。（）在任意进制数的求和公式中称为权。（）为了方便使用，我们通常采用四位二进制数表示两位十进制数，这种编码方式被称为BCD码。（）我们常用的码制中按照每一位是否有固定的权值，分为有权码和无权码，2421码就属于有权码。（）在码制中有一种较为特别的编码方式称为格雷码，其相邻码组之间只有两位不同，因此我们也把这种编码方式称为循环码。（）8421BCD码中，编码的范围是从0000到1111。（）在十六进制中，数码的范围是从0到E。（）各种进制之间可以进行相互转换，数（16）D转换为十六进制数为（F）H。（）各种进制之间可以进行相互转换，数（1.1）B转换为十六进制数为（1.1）H。（）数（1000）B转换为8421BCD码为(1000)8421BCD，则数（1010）B可以转换为(1010)8421BCD。（）格雷码的编码范围是从0000到1111。（）在BCD码中，8421码和2421码的区别在于前者是有权码而后者是无权码。（）在逻辑函数中，基本逻辑运算包括“与”、“或”和“非”三种。（）基本逻辑运算中，“或”逻辑可以用表达式表示为，用口诀来记忆的话是“有1出1，全0出0”。（）简单电路中，用两个并联的开关来控制电路中的发光二极管的亮灭，如果将其归纳为相应的逻辑关系，则这个二极管的状态等于这两个开关的“与”。（）在“与非”逻辑中，如果有一个变量为’1’则输出为’0’。（）在“或非”逻辑中，如果所有的变量为’0’则输出也为’0’。（）在复合逻辑运算中，“异或”逻辑指当两个变量不同时输出为’0’，反之为’1’。（）在复合逻辑运算中，“同或”逻辑用基本逻辑运算可表示为。（）在没有“同或”门电路的时候，可以用一个“异或”门和一个“与非”门构成。（）逻辑函数基本定律中有0-1律，可表示为和。（）逻辑函数基本定律中的自等律可以表示为和。（）逻辑函数基本定律中的吸收律可以表示为。（）反演规则中需将原变量变为反变量，而反变量则变为原变量。（）函数的反函数为。（）函数的反函数为。（）函数的对偶函数为。（）函数的对偶式为。（）由代入规则可知。（）函数的逻辑表达式并不唯一，函数又可以表示为。（）在逻辑函数的表示方法中，只有真值表在表示逻辑函数时是唯一的。（）逻辑运算与数值运算的唯一区别在于，逻辑运算中没有减运算。（）所谓最简表达式既是指只用“与”和“或”运算表示的表达式。（）如果将函数化简的结果为0。（）逻辑函数的表达式可以分为标准表达式和非标准表达式两类，其中“与或”表达式即为标准表达式。（）最小项表达式中的最小项指的是任意一个包含所有变量的或项。（）在一个4变量的函数中最小项的个数是八个。（）如果将一个3变量的函数的所有最小项相加的话，结果为0。（）四变量函数中的最小项和相与的结果是1。（）任何函数的任意两个最小项相与的结果是0。（）所谓逻辑相邻最小项即是指最小项的编号相邻，如和。（）两个具有相邻性的最小项相加有可能消去一个或一个以上的变量，具体根据函数的变量数决定。（）常见的数字信号，有正弦信号、余弦信号和语音信号等。（）数字电路具有易于集成、便于存储和抗干扰能力强等优点。（）模拟信号也可以用0和1来表示，因此其和数字信号没有本质的区别。（）现代计算机通常为了方便使用者，都采用十进制进行运算。（）在十进制转化为二进制时，整数部分通常采用乘基取整的方法。（）二进制和十进制运算规则中，只有加法是相同的。（）在编码中，BCD编码都是有权码。（）任何十进制数转化为二进制数，就是其所对应的BCD码。（）BCD码即是指用二进制数表示任何十进制数。（）十进制数‘5’用8421BCD码表示时，既可以表示为“0101”也可以简单表示为“101”。（）8421BCD码进行加法运算时，应遵循二进制数加法规则。（）8421码与2421码虽有所不同，但其有效码范围是一样的。（）8421码与2421码对十进制数’5~9’的编码是相同的。（）余3码和格雷码都属于循环码。（）8421BCD码的有效码范围是0000~1001，不可能出现1010~1111之间的编码。（）格雷码相邻码组之间只有1位数相同，因此被称为循环码。（）逻辑代数主要讨论输入变量和输出变量的逻辑关系。（）基本逻辑运算中，“与”逻辑可以用口诀表示为“全0出0，有1出1”。（）异或门由于可以由同“或”门与“与”门组合而成，因此通常只生产同或门。（）异或门逻辑关系可以理解为当输入都为‘0’时，输出为‘1’。（）在逻辑代数中，。（）任何变量和‘1’取或运算其结果都为其变量本身。（）原变量和反变量的“与”的结果为1。（）反演规则和对偶规则的唯一区别在于，对偶规则无需将“0”变“1”，“1”变“0”。（）反演变换和对偶变换都应将原变量变为反变量，反变量变为原变量。（）在表示一个逻辑问题时，函数表达式是唯一的。（）真值表具有唯一性。（）A条件和B条件同时具备时，结果才成立，则结果和条件A、B的逻辑关系是“与”的关系。（）74LS00是与非门集成电路，包含有四个二输入的与非门。（）对逻辑表达式进行化简，最简表达式必然是与或式。（）标准表达式中，最小项表达式也可以被看成“或与”表达式。（）全部最大项相与，其结果为0。（）最小项表达式应该包含全部最小项。（）对于任何一个最小项，只有一组变量的取值使其为1，同样也只有一组变量的取值使其为0。（）任意两个最小项取或运算，其结果必为“0”。（）具有相邻性的两个最小项可以合并成一项，并且可以消去一对变量，四个最小项可以消去两个变量，八个则消去三个变量。（）卡诺图的特点是：将具有逻辑相邻性的最小项在几何位置上也相邻地排列。（）任何逻辑函数用表达式表示都不是唯一的，同样用最小项表达式表示也不是唯一的。（）标准的或与表达式又称为最大项表达式。是最大项表达式。（）一个逻辑函数表达式。既可以用最小项表达式表示，又可以用最大项表达式表示。（）卡诺图是真值表的另外一种表示方式。（）卡诺图化简的依据是最小项的相邻性。（）在对卡诺图化简时，相邻最小项构成的矩形越少，则化简后的与项个数越少。（）在对卡诺图化简时，相邻最小项构成的矩形越大，则化简后的与项中变量数越少。（）卡诺图化简时，每个矩形中至少要有一个1是每被选择过的。（）如果函数只有3个变量，则其对应的卡诺图包含8个方格。（）是标准与或表达式，又称最小项表达式。（）通常将约束项和任意项统称为逻辑函数的无关项。（）对含有无关项的卡诺图进行化简，通常可以将无关项看作逻辑0。（）对含有无关项的卡诺图进行化简，既可以将无关项看作逻辑0，也可以看作1。（）若已知，所以：。（）若已知，所以：。（）若已知A+B=A+C同时AB=AC，所以：。（）共有n个1相异或，，当为奇数时。（）共有n个1相同或，，当为偶数数时。（）欲将异或门做非门使用，则另一个输入端应该接低电平。（）将异或门的一个输入端接低电平，则F与另一个输入端的关系为。（）。（）将二输入与非门做非门使用，则另一个输入端可以接高电平或将两个输入端并接使用。（）将二输入或非门做非门使用，则另一个输入端可以接高电平或将两个输入端并接使用。（）在数字电路中，所谓“门”电路，就是实现一些基本逻辑功能的电路。（）相对分立元件门电路而言，集成电路具有体积小、耗电省、可靠性高等优点。（）集成电路一般分为数字集成电路、模拟集成电路及数模混合集成电路三大类。（）数字集成电路从制造工艺角度可分为双极型集体管集成电路和单极型晶体管集成电路两大类。（）在用三极管构成非门时，通常使用的是三极管的截止区和放大区。（）分立元件相对集成电路而言可靠性更高。（）所谓的TTL门电路因为其输入和输出都采用晶体管而得名。（）在数字电路中，通常所说的高、低电平指的都是某个具体值。（）数字电路中的为了区分高电平通常用某个值规定最小高电平电压。（）TTL门电路中输入高电压是一个电压范围，而输出则为一个具体值。（）TTL门电路抗干扰能力较强，因此输入端夹杂的噪声信号大小没有限制。（）所谓TTL门电路输入端噪声容限即是指输入电平的允许波动范围。（）通常，讨论TTL门电路输入端噪声容限时，都是指输入高电平时的电压允许范围。（）TTL门电路输入端噪声容限通常包括了输入高电平和低电平时的噪声容限。（）当两级TTL门电路级连时，前一级的输出高电平电压的最小值必须比后一级的输入高电平最小值的电压高，才能保证逻辑状态稳定。（）对于TTL门电路来说，如果输入端悬空即代表输入低电平。（）对于TTL门电路来说，输入端不能悬空，若悬空则输入状态不定。（）某二输入TTL与非门，其两个输入端并接后通过电阻接地，则输出一定为0。（）TTL异或门，其两个输入端并接后经由同一电阻接地，则输出一定为0。（）TTL门电路的输入端如果通过一个10千欧的电阻接地的话，此输入端可看作输入高电平。（）在讨论TTL门电路的输出特性时，主要指输入电压和输出电压之间的关系。（）TTL门电路输出特性曲线指输出电压与负载电流之间的关系。（）TTL门电路的特性曲线根据输出状态不同可以分为两种情况来讨论。（）所谓TTL门电路带灌电流负载时，输出端输出状态为高电平。（）TTL门电路输出低电平时，所带负载我们通常称其为拉电流负载。（）当TTL门电路带拉电流负载时，负载电流从输出端流向负载。（）当TTL门电路输出为高电平时，负载电流从负载流向输出端，这种负载我们称谓拉电流负载。（）TTL门电路输出电压与所带负载的数量无关。（）TTL门电路输出电压通常随所带负载数量的增加而变大。（）TTL门电路只有当输出为低电平时，输出电压才会随负载电流的增加而增加。（）所谓扇出系数就是指TTL门电路带同类型门电路的个数。（）TTL门电路的扇出系数通常包括了拉电流扇出系数和灌电流扇出系数。（）当灌电流扇出系数大于拉电流扇出系数的时候，通常取灌电流扇出系数来确定带负载的个数。（）在灌电流扇出系数和拉电流扇出系数中，通常我们取较小的那个来确定带负载的个数。（）灌电流扇出系数通常指低电平输出电流与低电平输入电流的比值。（）OC门即所谓的集电极开路门，是一种特别的CMOS门电路。（）OC门为了能够正常的工作，需要将输出端接电阻并接地。（）TTL与非门电路可以将输出端并接，从而实现“线与”的功能。（）当普通TTL门电路的输出端并接在一起，可能造成器件损坏。（）如果OC门输出端不接上拉电阻，则无法输出逻辑上的1，却能输出逻辑0。（）所谓三态门，即是指输出高、低电平之外，还有高阻输出。（）三态门由于除了高、低电平两个状态之外还有高阻状态，因此可以用于总线结构。（）三态门为高阻状态时，输出电压为0，因此高阻状态和逻辑0完全一样。（）CMOS逻辑电路是以金属氧化物半导体效应管为基础的集成电路。（）由于场效应晶体管中只有一种载流子的运动，所以CMOS逻辑电路属单极型电路。（）TTL门及CMOS门带同类门的能力较强，TTL可以带几百个TTL负载，而CMOS则至少可以带8个以上的CMOS负载。（）除OC门、三态门外的普通门电路输出端不能并联使用。（）TTL门电路通常分为54和74系列，54系列工作温度范围为0~70℃，而74系列则为-55~125℃。（）TTL、ECL和CMOS三种系列门电路中，门静态功耗最小的是ECL门电路。（）CMOS传输门导通电阻很低，而截止电阻很高，应此传输门电路近似于一种理想的开关。（）二、填空题模拟信号在时间和幅值上都是（），数字信号在时间和幅值上都是（）。上升时间是指波形从幅值的（）%上升到（）%所经历的时间，下降时间是指波形从幅值的（）%下降到（）%所经历的时间。正弦波信号属于（）（模拟/数字）信号，三角波信号属于（模拟/数字）信号。方波信号在时间和幅值上是（）（离散/连续）的，语音信号在时间和幅值上是（）（离散/连续）的。（）信号在传输和存储时容易失真，无法用计算机直接计算。在数字电路中，常用的计数制除十进制外，还有（）、（）、（）。计算机在实现运算和数据处理时采用的进制是（）。数字101.1B是（）进制数，101.1D是（）进制数，101.1H是（）进制数。数字1011B中数码0的权是（），数字345.2H中数码2的权是（）。数字2345D是（）进制数，它的基数是（）。（101.01）2＝（）10（23）10=（）2（01001101.10011100）2＝（）16（6E.3A5）H＝（）B56.7D=（）H（43.5）H=（）D=（）B（AA.B）H=（）D=（）B（F.C）H=（）D=（）B（5.F）H=（）D=（）B（1C.C）H=（）D=（）B（3.5）D=（）H=（）B（101）D=（）H=（）B（25.2）D=（）H=（）B（10.5）D=（）H=（）B（56.25）D=（）H=（）B（1111.11）B=（）D=（）H（1010.01）B=（）D=（）H（0.101）B=（）D=（）H（1.001）B=（）D=（）H（110.11）B=（）D=（）H常用的BCD码有（）、（）、（）等。格雷码属于（）（有权码/无权码），我们通常有把格雷码称为（）码或是（）码。格雷码的特点是任意两个相邻的码组之间有（）（1/2）位数不同，因此其被称为（）码。常用的有权码有（）码和（）码。常用的无权码有（）码和（）码。8421BCD码是最常用的BCD码，它是采用（）位二进制数来表示（）位十进制数，符合通常人们的习惯。（12）D=（）H=（）8421BCD（32.5）D=（）H=（）8421BCD（92.01）D=（）H=（）8421BCD（17.8）D=（）H=（）8421BCD（24.25）D=（）H=（）8421BCD（1001）B=（）D=（）8421BCD（11.01）B=（）D=（）8421BCD（110.11）B=（）D=（）8421BCD（10001.1）B=（）D=（）8421BCD（1010.0001）B=（）D=（）8421BCD（10010101）8421BCD=（）B=（）D（0001.1000）8421BCD=（）B=（）D（00111001.1000）8421BCD=（）B=（）D（0111.0111）8421BCD=（）B=（）D（00110101）8421BCD+（10000001）8421BCD=（）8421BCD（0011.1001）8421BCD+（1000.0001）8421BCD=（）8421BCD（0000.0001）8421BCD+（1000.1001）8421BCD=（）8421BCD（00110101）8421BCD–(00100001）8421BCD=（）8421BCD（0101.0011）8421BCD×（00010000）8421BCD=（）8421BCD（0101.0011）8421BCD×（0010）8421BCD=（）8421BCD（01010011）8421BCD-（00010000）8421BCD=（）8421BCD（0101.0011）8421BCD-（0001.0000）8421BCD=（）8421BCD（0101.0011）8421BCD÷（00010000）8421BCD=（）8421BCD（10011001）8421BCD÷（0001）8421BCD=（）8421BCD逻辑代数又称为（）代数。最基本的逻辑关系有（）、（）、（）三种。常用的几种导出的逻辑运算为（）、（）、（）、（）、（）。逻辑函数的常用表示方法有（）、（）、（）。逻辑代数中与普通代数相似的定律有（）、（）、（）。摩根定律又称为（）。逻辑代数的三个重要规则是（）、（）、（）。逻辑函数化简的方法主要有（）化简法和（）化简法两种。利用卡诺图化简法化简逻辑函数时，两个相邻项合并，消去一个变量，四个相邻项合并，消去（）个变量等。一般来说，2n个相邻一方格合并时，可消去（）个变量。在某些特定情况下，逻辑表达式中会包括无关项，（）和（）统称为无关项。逻辑函数F=B+D的反函数=（）。逻辑函数F=A（B+C）·1的对偶函数是（）。逻辑函数的对偶函数是（）。逻辑函数的反函数是（）。逻辑函数的反函数是（）。逻辑函数的对偶函数是（）。“与”逻辑F=AB可以简记作：“全（）出1，有0出（）”。当两路输入相同时门电路输出为‘1’，不同时输出为‘0’此门电路为（）逻辑。当或非门有一路输入为‘1’时，门电路输出为（）。当异或门两路输入都为‘0’时，门电路输出为（）。逻辑函数的三种表示方法中，表达形式唯一的是（）。逻辑函数可化简为（）。写出的最小项表达式（）。三变量函数中任意项、和取与的结果是（）。写出三变量函数所有的最小项（）、（）、（）、（）、（）、（）、（）、（），这些最小项取或的结果是（）。函数的最大项表达式是（）。卡诺图上两个相邻的方格所代表的最小项只有（）个变量相异。集电极开路门的英文缩写为（）门，工作时必须外加（）和（）。OC门称为（）门，多个OC门输出端并联到一起可实现（）功能。集成逻辑门电路主要有（）门电路和（）门电路。TTL门电路输入端悬空代表输入为（）电平，如果输入端通过一个的电阻接地，对于TTL门电路而言输入为（）电平。如果门电路的参数：，，，，则噪声容限（）；（）。若某型门电路的典型参数为、、和，则此门电路的扇出系数（）；（）。三态门的输出包括（）、（）和（）三种情况。组合逻辑电路某时刻的输出和（）有关，与电路原来的状态（）。用二输入与非门构成一个非门可将两个输入端（）或将其中一个输入端（）。在设计组合逻辑电路时，如果采用或非门，对多余输入端（）或和其他输入端（）。LED数码管按其内部结构可以分为（）数码管和（）数码管。显示译码器CD4511必须与共（）极LED数码管配合使用。若要使变量译码器74138进行正常译码则使能端（），（），（）。若在编码器中有63个编码对象，则要求输出二进制代码位数为（）位。一个8选1数据选择器的数据输入端有（）个，地址输入端有（）个。消除组合逻辑电路中的竞争冒险现象，通常采用的方法有（）、（）和（）。所谓“门”电路，就是实现一些基本逻辑功能的电路，最基本的逻辑电路包括、和。逻辑门电路可以由电容、、、等分立元件构成，这种门电路称为分立元件门电路。分立元件门电路的缺点包括、和等，因此现代电子设备中几乎不使用。现代电子设备中广泛采用集成电路，集成电路相的优点有、、，以及可实现标准化和系列化。集成电路了一般按照其工作原理可以分为、和三大类。数字集成电路从制造工艺角度可分为集成电路和集成电路两大类。双极性晶体管集成电路的主要优点是，其缺点是、。单极性晶体管集成电路的优点是、，其缺点是。如图所示分立元件门电路，其逻辑功能是，但输入端A，B输入均为高电平时，输出端F的输出为。

如图所示分立元件门电路，其逻辑功能是，但输入端输入电压A=3V、B=0V时，输出端F的输出电压为；如果A=0V、B=0V时，则输出端F的输出电压为。

如图所示分立元件门电路，其逻辑功能是，但输入端A，B输入均为高电平时，输出端F的输出为。

如图所示分立元件门电路，其逻辑功能是，但输入端输入电压A=3V、B=0V时，输出端F的输出电压为；如果A=0V、B=0V时，则输出端F的输出电压为。

由三极管的工作状态可以分为、和3种状态，如果用三极管来构成非门则其主要工作在截止区和饱和区。TTL门电路即是指晶体管-晶体管逻辑门电路，因为其电路的和都是采用晶体管而得名。标准的TTL与非门电路，通常可以分为三个部分，他们是、和。TTL电路中所说的高电平常用表示，而低电平常用表示，通常我们将这两个电压成为TTL电路的标准电压。TTL门电路中，在保证输出高、低电平基本不变（在允许的变化范围内）的条件下，输入电平的允许波动范围称为输入端。TTL门电路中，为了保证输出状态稳定，通常前一级的输出高电平电压的最小值必须比后一级的输入高电平最小值的电压；同时，前一级的输出低电平电压的最大值必须后一级输入端低电平最大值电压。TTL门电路中，已知最大输出低电平电压UOLmax；最大输入低电平电压UILmax；最小输出高电平电压UOHmin；最小输入高电平电压UIHmin；则输入高电平时的噪声容限是；则输入低电平的噪声容限是。74系列逻辑门电路的标准参数是：UOHmin=2.4V，UOLmax=0.4V，UIHmin=2.0V，UILmax=0.8V，故可得到74系列的噪声容限为：UNH=；UNL=。TTL门电路如果其输入端悬空代表逻辑（1/0/不确定）；CMOS门电路如果输入端悬空则代表代表逻辑（1/0/不确定）。二输入TTL与非门两输入端一端接地，另一端悬空则，输出为电平；如果两输入端均通过10千欧电阻接地，则输出为电平。二输入TTL或门电路，两输入端一端接地，另一端悬空，则输出为电平；若两端都通过10欧姆电阻接地，则输出为电平。在讨论TTL门电路输出特性时，通常使用输出特性曲线来表示，它描绘了和之间的关系曲线。通常负载特性曲线分为两种情况讨论，，即输出电平的特性；，即输出高电平时的特性。TTL与非门的输出接上负载后，其负载可以分为负载和拉电流负载。这里的负载能力是专指输出端所能驱动的同类门的最大能力，称为。拉电流负载增大会使与非门的输出电平（下降/上升），当负载达到一定时，输出电压就不能保证（大于/小于）最小输出高电平，也就是说输出接拉电流负载是有所限制的。灌电流负载增大会使与非门的输出电平（下降/上升），当负载达到一定时，输出电压就不能保证（大于/小于）最小输出高电平，也就是说输出接拉电流负载是有所限制的。标准TTL的典型参数为：=16mA，=-1.6mA，=0.4mA，=0.04mA，由此可知=，=，则该电路的扇出系数为。普通TTL与非门，（允许/不允许）两个或两个以上的门电路的输出连接在一起，而OC门电路则（允许/不允许）将若干门的输出连接在一起，从而形成。三态门又称为TSL门，包括了、和。OC门是一种特别的TTL门，其主要应用有、和。在数字系统中，系统的接口部分常常需要电平的转换，通常可以用OC门来实现，只需根据需要选择电压即可。因为OC门输出低电平时较大，所以可用OC门来驱动发光二极管、指示灯、继电器或脉冲变压器等。在一些复杂的数字系统中，为了减少各个单元电路之间连线的数目，希望能在同一条线上分时传递若干个门电路的输出信号，使用就可以把各个门的输出信号轮流送到公共的传输线上，这种连接方式称为结构。TTL门电路通常分为两类系列为军品，系列为民品，系列工作温度范围大于系列。输入端不能直接与高于和低于的低内阻电源连接，否则将损坏芯片。TTL电路输入端悬空等效于接，但在实际应用中，不用的输入端悬空易，因此不用的输入端因妥善处理。输出端（允许/不允许）直接接到5V电源或地端，否则会损坏电路，但可以通过与电源相连。在电源接通时，（可以/不可以）插拔集成电路，因为电流的冲击可能会造成其永久性损坏。TTL门电路中多余的输入端如果悬空则等效于，CMOS门电路中多余输入端（允许/不允许），否则输出端状态（确定/不确定）。TTL门电路带同类型门电路的个数（大于/小于）CMOS门电路；而TTL门电路门静态功耗（大于/小于）CMOS门电路。TTL门电路输出端接普通负载时应保证其输出电流小于和，否则其输出电压得不到保证，严重时可能烧坏器件。为保护器件不被击穿，在测试器件时，应先（开电源/加信号）后（开电源/加信号），关机时则真好相反。传输门的导通电阻很（高/低），相当于开关（合上/断开）；截止电阻很（高/低），相当于开关（合上/断开），因此传输门电路近似于一种理想的开关。下图中TTL门电路输出F应为。

下图中TTL门电路输出F应为。

下图中TTL门电路输出F应为。

下图中TTL门电路输出F应为。

下图中TTL门电路输出F应为。

三、分析与设计题1、分析下列电路图的逻辑关系，并填写真值表、写出逻辑表达式。

2、分析下列电路图的逻辑关系，并填写真值表、写出逻辑表达式。3、分析下列电路图的逻辑关系，并填写真值表、写出逻辑表达式。4、请用与、或、非门实现下列函数，。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括卡诺图化简和具体电路图。5、请用与、或、非门实现下列函数，。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括卡诺图化简和具体电路图。6、请用与、或、非门等基本门电路实现下列函数，。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括卡诺图化简和具体电路图。7、请用与、或、非门等基本门电路实现下列函数，。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括卡诺图化简和具体电路图。8、请用二输入与非门74LS00实现下列函数，。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括卡诺图化简和具体电路图。9、请用简单门电路设计一个电路，当三个输入中有一个或三个输入为高电平时，输出为高电平；其他输入时输出为低电平。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括真值表和卡诺图化简和具体电路图。10、请用简单门电路设计一个电路，当三个输入中有两个输入或两个以上的输入为高电平时，输出为高电平；其他输入时输出为低电平。要求：使用数字电路实验箱以及具体芯片实现，写出具体步骤，包括真值表和卡诺图化简和具体电路图。11、使用二极管和100欧姆电阻构成一个三输入的与门电路。并用Multisim仿真，求得其逻辑关系，列出真值表。12、使用二极管和100欧姆电阻构成一个三输入的或门电路。并用Multisim仿真，求得其逻辑关系,列出真值表。13、请使用Multisim搭建电路仿真，验证OC门74LS03的逻辑功能。

（1）如果不加上拉电阻和电源，则改变输入A，B的值，输出F=；

（2）增加上拉电阻和电源后，则输出F随输入A，B的值改变而改变（改变/不改变），填写下列真值表，根据真值表可知74LS03是一个门。

14、使用两个OC门74LS03实现“线与”功能，并使用实验手段验证。

（1）如果是普通的TTL门电路（能/不能）实现“线与”功能；

（2）要保证74LS03正常工作必须要增加到；

（3）正确连接好电