《电工电子技术》-第七章

7.1概述7.1.1数制和码制备数制是一种计数的方法。在数字系统中采用的是二进制计数体制。经常采用八进制和十六进制进行辅助计数。

1.进制

(1)二进制十进制是以10为基数的计数体制。十进制数每位的数码是0~9，超过9的数就要用多位表示，即“逢十进一”。任意一个十进制数可表示为

(7.1)其中:Ki为第i位的数码;i为数码的位数。Ki可以是(0~9)十个数码之一，i可为的任意整数，10i则为第i位的“权”数。下一页返回7.1概述(2)二进制二进制是以2为基数的计数体制。二进制数只有两计数码0和1，每位的基数为a，即相邻两位数值相差a倍基数，计数规律是“逢二进一”。任意二进制数可表示为

(7.2)i同样为中的任意整数;Ki为第i位的数码，可是0或1;2i为第i位的“权”数。上一页下一页返回7.1概述

(3)八进制八进制是以8为基数的计数体制。八进制有0~7八个数码，每位的基数为8，计数规律是“逢八进一”。其表达式为

(7.3)其中:Ki可取0~7八个数码之一，8i为第i位的“权”数。上一页下一页返回7.1概述

(4)十六进制十六进制是以16为基数的计数体制。十六进制数使用0一9,A,B,C,D,F等16个数码，其中A代表10,B代表11,C代表12,D代表13,E代表14,F代表15,每位的基数为16。表达式为

(7.4)

其中:Ki可取0~F这16个数中的任意一个数码，16i则为第i位的“权”数。

2.不同数制间的转换

(1)各种数制转换成十进制二进制、八进制和十六进制转换成十进制时，只要将它们按权展开，求出各加权系数的和，便可得到相应进制数对应的十进制数。上一页下一页返回7.1概述(2)十进制转换成二进制、八进制和十六进制十进制转换为n进制时整数部分除n取余逆序法;小数部分乘n取整顺序法。(3)几种不同进制对照见表7-17.1.2二进制码用4位二进制数码来表示1位十进制数的编码方式称为二一十进制码，亦称BCD(BinaryCodedDecimal)码。BCD码分为有权码和无权码。1.8421BCD码8421BCD码是一种应用非常广泛的码。这种代码每一位的权值是固定不变的，为恒权码。上一页下一页返回7.1概述2.2421码和5421码

2421码和5421码也是有权码，其名称即为二进制的权。2421(B)码具有互补性，即0和9,1和8,2和7,3和6,4和5互为反码。

3.余3码这种代码没有固定的权值，称为无权码，它是由8421码加0011得来的。

4.格雷码格雷码是一种无权码，特点是相邻两组代码之间只有一位代码不同，其余各为相同，是循环码。上一页返回7.2基本逻辑关系

逻辑代数又称布尔代数。19世纪英国数学家乔治·布尔首先提出了用代数的方法来研究、证明、推理逻辑问题，自此产生了逻辑代数。和普通代数一样，逻辑代数也用A和B等字母表示变量及函数，所不同的是，在普通代数中，变量的取值可以是任意实数，而在逻辑代数中，每一个变量只有0和1两种取值，因而逻辑函数也只能有0和1两种取值。在逻辑代数中，0和1不再具有数量的概念，仅是代表两种对立逻辑状态的符号。下一页返回7.2基本逻辑关系7.2.1与逻辑与逻辑的逻辑关系为所有原因均满足条件时结果成立。在逻辑代数中，与逻辑又称逻辑乘。如图7-1所示用2个串联开关控制一盏灯电路，很显然，若要灯亮，则2个开关必须全都闭合。如有一个开关断开，灯就不亮。如用A和B分别代表2个开关，并假定闭合时记为1，断开时记为0,F代表灯，亮为1，灭为0，则这一逻辑关系可用表7-2表示。此表是将A和B两个变量的所有变化组合的值及对应的F值依次列出，称为真值表。由表7-3可见，与逻辑可表述为:输入全1，输出为1;输入有0，输出为0。与门符号如图7-2所示，与逻辑的函数表达式为

Y=A.B (7.5)上一页下一页返回7.2基本逻辑关系逻辑乘的运算规则是0·0=0，0·1=0，1·0=0，1·1=1。7.2.2或逻辑或逻辑的逻辑关系为当所有原因中的一个原因满足条件时结果就成立。在逻辑代数中，或逻辑又称逻辑加。如图7-3所示，2个开关中只要有一个闭合，灯就亮;如果想要灯灭，则2个开关必须全断开。或逻辑关系的真值表见表7-4，由表可得，或逻辑为输入有1，输出为1;输入全0，输出为0。或逻辑的函数表达式为F=A+B(7.6)其中:“+”为逻辑加符号。上一页下一页返回7.2基本逻辑关系逻辑或的运算规则是0+0=0,0+1=1,1+0=1,1+1=1。7.2.3非逻辑非逻辑的逻辑关系是结果总是与原因相反，即只要某一原因满足条件，则结果就不成立。例如，图7-5所示的控制灯电路图中开关与灯的状态是相反的，开关闭合，灯就灭，如果想要灯亮，则开关需断开。非逻辑真值表见表7-5，由表可得，非逻辑为输入为0，输出为1;输入为1，输出为0，与门符号如图7-6所示。非逻辑的代数表达式为

(7.7)逻辑非的运算规则是。上一页下一页返回7.2基本逻辑关系7.2.4常见的几种复合逻辑关系与、或、非运算是逻辑代数中最基本的三种运算，几种常见的复合逻辑关系的逻辑表达式、逻辑符号及逻辑真值表见表7-6。上一页返回7.3门电路

7.3.1分立元件门电路

1.二极管与门若假定二极管的正向压降UD=0V，输入端对地的高电平和低电平分别为UIH=+3V,UIL=0V，电源电压UCC=5V，则根据图7-7所示电路分析结果如下。二极管与门电路电平关系及与门逻辑的真值表分别见表7-6与表7-7。当UA=UB=OV时，二极管VD1和VD2均导通，UY=0V。当UA=0V,UB=3V时，二极管VD1优先导通，UY=0V;而VD2反偏截止。当UB=0V,UA=3V时，二极管VD2优先导通，UY=0V;而VD1反偏截止。下一页返回7.3门电路当UA=UB=3V时，二极管VD1和VD2均截至，UY=3V。与逻辑关系为Y=AB。

2.二极管或门若假定二极管的正向压降UD=0V，输入端对地的高电平和低电平分别为UIH=+3V,UIL=0V，电源电压UCC=5V,则根据图7-8所示电路分析得:当UA=UB=0V时，二极管VD1和VD2均截止，UY=0V。当UA=0V,UB=3V时，二极管VD2导通，UY=3V。当UB=0V,UA=3V时，二极管VD1导通，UY=0V。当UA=UB=3V时，二极管VD1和VD2均导通，UY=3V。上一页下一页返回7.3门电路或逻辑关系为Y=A+B。二极管或门电路的电平关系及或逻辑真值表分别见表7-9、表7-10。

3.三极管非门电路当输入UA=0V时，三极管基极电位UB<0,V截止，IC=0,UY=UCC。当输入认=3V时，三极管的基极电流IB由UA

、UB、R1和R2共同决定，只要合理选择R1和R2

，就可使三极管工作在饱和状态，则。表7-11为非门电路电位关系表，表7-12是其真值表。由上面分析可得三极管非门的逻辑表达式为。上一页下一页返回7.3门电路7.3.2集成电路简介由于集成电路具有诸多优点，实际应用中人们更青睐于选用集成电路来完成各种逻辑控制和运算。它可以使电路的设计过程更加简单，结构更加合理，电路的故障率减少，可靠性提高，抗干扰性增强。其中应用最普遍的是TTL系列和CMOS系列集成电路。

1.TTL系歹弓数字电路分类

TTL系列数字电路按集成度大小可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。在不同规模的集成电路中包含了各种不同功能的逻辑电路。按国家标准可分为CV54/74,CV54/74H,CV54/74S和CV54/74LS4个系列。上一页下一页返回7.3门电路小规模集成电路集成度比较低，大多数是与门、或门、与非门、或非门、与或非门、反相器、三态门、锁存器、触发器、单稳态、多谐振荡器以及一些扩展门、缓冲器和驱动器等比较简单和通用的数字逻辑单元电路。根据电路设计需要，利用手册，可以选择合适的器件来构成所需的各种数字逻辑电路。中、大规模集成电路的集成度比较高，大多数是一些具有特定逻辑功能的逻辑电路。其中包括:加法器、累加器、乘法器、比较器、奇偶发生器/校验器、算术运算器、多(四、六、八)触发器、寄存器堆、时钟发生器、码制转换器、数据选择器/多路开关、译码器/分配器、显示译码器/驱动器、位片式处理器、异步计数器、同步计数器、A/D和D/A转换器、随机存储器(RAM)只读存储器(ROM/PROM/EPROM/EEPROM)、处理机控制器和支持功能器件等。上一页下一页返回7.3门电路TTL手册中提供各种IC的功能表、时序图(波形图)、引脚图、电气参数和封装，以及使用说明等内容。在实际应用中不但要了解各种芯片的逻辑功能，还要综合比较各种参数，使其满足设计要求。

2.TTL集成电路主要参数指标系列数字电路有许多参数指标，例如，最大电源电压、电流、工作环境温度范围等多种参数。下面介绍一些与TTL集成电路电特性有关的重要参数值。

(1)高电平输出电压VOH:2.7~3.4V。上一页下一页返回7.3门电路(2)高电平输出电流IOH:输出为高电平时，提供给外接负载的最大输出电流。若使用电流超过手册中的规定值会使输出高电平下降，严重时会破坏逻辑关系。IOH也表示电路的拉电流负载能力。

(3)低电平输出电压VOL:0.2~0.5V。

(4)低电平输出电流IOL:输出为低电平时，外接负载的最大输出电流实际是从IC输出端流入，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。

(5)高电平输入电压VIH:一般为2V，是指允许输入高电平的最小值。上一页下一页返回7.3门电路(6)高电平输入电流IIH:输入为高电平时的输入电流，即当前级输出为高电平，本级输入电路作为前级负载时的拉电流。

(7)低电平输入电压VIL:一般为0.8V，是指允许的最大输入低电平值。

(8)低电平输入电流IIL:输入为低电平时的输入电流，即当前级输出为低电平时，本级输入电路作为前级负载时的灌电流。

(9)输出短路电流I，是指允许的最大输入低电流。

(10)电源电流:用来确定整个电路和供电电源的功率，随电路不同而不同。上一页下一页返回7.3门电路(11)传输延迟时间tPLH和tPHL:输出状态响应输入信号所需的时间。在工作频率较高的数字电路中，信号经过多级门电路传输后造成的时间延迟将影响门电路的逻辑功能。

(12)时钟脉冲fmax:电路最大的工作频率，超过此频率IC将不能正常工作。在TTL数字集成电路的设计中，IOH和IOL反映了集成电路芯片的带负载能力。IIH和IIL则反映其对前级集成电路的影响。当IIH或IIL之和超过前级的IOH或IOL值时，为保证正确的逻辑关系，需增加驱动芯片以提高IC的带负载能力。上一页下一页返回7.3门电路各种TTL集成电路的重要电特性参数指标，都可以在Z"I'L集成电路手册中查到。对于功能复杂的TTL集成电路，手册中还提供时序图或波形图、功能表或真值表，以及对引脚信号电平的要求。熟练运用集成电路手册，掌握芯片的各种功能与参数指标是正确使用各类TTL集成电路的必备条件。

3.CMOS数字电路的特点

CMOS门电路的逻辑图、逻辑符号、逻辑表达式和真值表等描述方法与TTL门电路的完全一样，只是它们的电气参数有所不同，使用方法也有差异而已。常用的CMOS门电路在类型和种类上几乎与TTL数字电路相同，因此以TTL门电路为例所介绍的各种应用同样适用于CMOS门电路。上一页下一页返回7.3门电路

(1)由于CMOS管的导通内阻比双极型晶体管导通内阻大，所以CMOS电路的工作速度比TTL电路的工作速度低。

(2)CMOS电路的输入阻抗很高，可达10MΩ以上，在频率不高的情况下，电路可以驱动的CMOS电路多于TTL电路。

(3)允许CMOS电路的电源电压的变化范围较大，在5~15V，所以其输出高、低电平的摆幅较大。与TTL电路相比，CMOS电路的抗干扰能力更强，噪音容限可达3070VDD(VDD为电源电压)。

(4)由于CMOS管工作时总是一管导通，另一管截止，几乎不从电源汲取电流，因此CMOS电路的功耗比TTL电路功耗小。上一页下一页返回7.3门电路(5)因CMOS集成电路的功耗小，其内部发热量小，所以CMOS电路的集成度要比TTL电路集成度高。

(6)CMOS集成电路的温度稳定性好，抗辐射能力强，适合于特殊环境下工作。

(7)由于CMOS电路的输入阻抗高，使其容易受静电感应而被击穿，所以在其内部一般都设置了保护电路。

4.CMOS集成电路使用注意事项

(1)对于各种集成电路来说，在技术手册上都会给出各主要参数的工作条件和极限值，因此一定要在推荐的工作条件范围内使用，否则将导致器件性能下降或损坏。上一页下一页返回7.3门电路(2)在使用和存放时应注意静电屏蔽。焊接时电烙铁应接地良好或在电烙铁断电情况下焊接。

(3)COMS电路多余不用的输入端不能悬空，应根据需要接地或接正电源。为了解决由于门电路多余输入端并联后使前级门电路负载增大的问题，根据逻辑关系的要求，可以把多余的输入端直接接地当作低电平输入或把多余的输入端通过一个电阻接到电源上当作高电平输入。这种接法不仅不会造成对前级门电路的影响，而且还可以抑制来自电源的干扰。

(4)不同系列集成门电路在同一系统中使用时，由于它们使用的电源电压、输入/输出电平的高低不同，因此需加电平转换电路。上一页返回7.4组合逻辑电路7.4.1逻辑代数的基本公式和定律

1.逻辑代数的基本公式根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。基本定律和公式见表7-13。

2.逻辑代数基本规则

(1)代入规则在逻辑函数表达式中，将凡是出现某变量的地方都用同一个逻辑函数代替，则等式仍然成立，这个规则称为代人规则。下一页返回7.4组合逻辑电路(2)反演规则将逻辑函数F的表达式中所有“·”变成“+”，所有“+”变成“·”，所有“0"变成“1"，所有“1”变成“0"，所有“原变量”变成“反变量”，所有“反变量”变成“原变量”，所得的函数式就是。这个规则称为反演规则。

(3)对偶规则将逻辑函数F的表达式中所有“·”变成“+”，所有“+”变成“·”;所有“0"变成“1"，所有“1”变成“0"，则得到一个新的逻辑函数F'，F'称为F的对偶式。对偶规则为若某个逻辑恒等式成立，则它的偶式也成立。上一页下一页返回7.4组合逻辑电路

3.逻辑函数的代数化简在进行逻辑设计时，根据逻辑问题归纳出来的逻辑函数式往往不是最简单的逻辑函数式，而且可以出现不同的形式。因此，实现这些逻辑函数式会有不同的逻辑电路。对逻辑函数式进行化简，可简化电路，逻辑函数式越简单，形成的电路也越简单。

(1)与-或式逻辑函数的最简式对不同形式的表达式有不同的标准和含义。因为与一或式易于从真值表直接写出，且又比较容易转换为其他表达形式，所以，这里只介绍与一或式。最简与一或式的标准是:含的乘积项个数最少;每个乘积项中含的变量个数最少。上一页下一页返回7.4组合逻辑电路(2)代数法化简代数法化简方法见表7-14。

4.逻辑函数的卡诺图化简法

(1)最小项对于n个变量函数，如果其与或表达式的每个乘积项都包含n个因子，而这n个因子分别为n个变量的原变量或反变量，每个变量在乘积项中仅出现一次，这样的乘积项称为函数的最小项，这样的与或式称为最小项表达式。

一个n变量函数，最小项的数目为2n，为了表示方便，最小项常以代号的形式写为mi，m代表最小项，下标i为最小项的编号。i是n变量取值组合排成二进制数所对应的十进制数。上一页下一页返回7.4组合逻辑电路有了最小项编号，函数表达式就可以用代号来书写。

(2)逻辑函数的卡诺图表示方法卡诺图的画法规则:卡诺图是逻辑函数的图形表示方法，这种方法是将n变量函数填人一个矩形或正方形的二维空间即一个平面中，把矩形或正方形等分为2n个小方格，这些小方格分别代表n变量函数的2n个最小项，每个最小项占一格。图7-10所示给出了二变量、三变量和四变量卡诺图的画法。用卡诺图表示逻辑函数:如果逻辑函数为最小项表达式，就在卡诺图上把式中各最小项所对应的小方格内填入1，其余的方格填人0。上一页下一页返回7.4组合逻辑电路

(3)用卡诺图法化简逻辑函数凡是在图中几何相邻的项，就一定具有逻辑相邻性，如将这些相邻项相加，则可消去多余的因子。用卡诺图化简逻辑函数的步骤:①首先将逻辑函数变换为与或表达式。②画出逻辑函数的卡诺图。③将2n个为1的相邻方格分别画方格群，整理每个方格群的公因子，作为乘积项。④将整理后的乘积项加起来，就是化简后的与或式。在利用卡诺图进行逻辑函数化简时应注意遵循下列几项原则，以保证化简结果准确、无遗漏。上一页下一页返回7.4组合逻辑电路

①所谓2n个1相邻画一个方格群是指n=0,1,2,3,4时分别为一个1，两个1，四个1，八个1，十六个1相邻构成方形(或矩形)，可以用包围圈将这些1圈起来，形成方格群，这包括上下、左右、相对边界、四角等各种相邻的情况(把卡诺图看成是封闭的图形，几何相邻的最小项也是逻辑相邻的)。②包围圈越大，即方格群中包含的最小项(2n个)越多，公因子越少，化简结果越简单。③在画包围圈时，最小项可以被重复包围(因为A+A=A)，但每个方格群至少要有一个最小项与其他方格群不重复。④必须把组成函数的全部最小项都圈完。⑤方格群的个数越少，化简后的乘积项就越少。上一页下一页返回7.4组合逻辑电路

(4)具有无关项逻辑函数的化简化简时具体步骤是:将函数式中最小项在卡诺图对应小方块内填1，无关项在对应小方块内填x。将无关项看作是1还是0，以得到的圈最大，圈个数最少为原则。圈中必须至少有一个有效的最小项，不能全是无关项。7.4.2组合逻辑电路分析组合逻辑电路框图如图7-19所示。组合逻辑电路的输出变量与输入变量之间的关系可用一组逻辑函数式表示。上一页下一页返回7.4组合逻辑电路 (7.8)1.组合逻辑电路的分析方法同或门逻辑电路如图7-20所示。(1)根据逻辑图写输出逻辑函数表达式上一页下一页返回7.4组合逻辑电路 (7.9)(2)化简逻辑函数将已得到的逻辑表达式用代数法或卡诺图法化简，得到最简与或表达式。上一页下一页返回7.4组合逻辑电路对于(7.10)，可得

(7.10)(3)列真值表(见表7-18)(4)分析逻辑功能该电路是一个同或门，即当A和B相同时，Y为1。2.分析举例略7.4.3组合逻辑电路的设计方法1.组合逻辑电路的设计步骤(1)分析设计要求，确定逻辑变量。要仔细分析设计要求，确定输入、输出逻辑变量分别用“0”和“1”加定义。上一页下一页返回7.4组合逻辑电路(2)列真值表。在分析的基础上列出真值表。(3)写逻辑表达式。将真值表中输出为1所对应的各个最小项进行逻辑加得到逻辑表达式。(4)化简和变换逻辑函数。(5)画逻辑图。根据化简后的逻辑函数表达式，画出符合要求的逻辑图。2.设计举例略上一页返回7.5编码器与译码器7.5.1二进制编码器

1.二进制编码器原理

1位二进制代码0和1可表示两种信息，用n位二进制代码对2n个信息进行编码的电路称为二进制编码器。图7-24(a)所示为与非门及非门组成的3位二进制编码器的逻辑图，图7-24(b)是示意图。由图看出，它有8个输入端I0~I7，分别代表需要编码的输入信号，3个输出端Y0~Y2组成3位二进制代码。根据编码器的输入、输出端的数目，这种编码器又称为8线3线编码器。下一页返回7.5编码器与译码器分析可得输出逻辑表达式为

上一页下一页返回7.5编码器与译码器2.二进制优先编码器为解决编码器输入信号之间的排斥问题，设计了优先编码器。优先编码器允许多个输入端同时有编码请求。但由于在设计优先编码器时，已经预先对所有编码信号按优先顺序进行了排队，排出了优先级别，因此，即使输入端有多个编码请求，编码器也只对其中优先级别最高的有效输入信号进行编码，而不考虑其他优先级别比较低的输入信号。优先级别可以根据实际需要确定。上一页下一页返回7.5编码器与译码器

(1)编码输入低电平有效。

(2)编码输出采用反码形式。

(3)编码输入中，优先级别最高，优先级别最低。在编码器工作时，若=L，则不管其他编码输入为何值，编码器对编码，输出相应的代码(反码输出);若=H,=L，则不管其他编码输入为何值，编码器只对编码，输出相应代码砚，以此类推。上一页下一页返回7.5编码器与译码器7.5.2译码器与数码显示器实现译码功能的电路称作译码器，译码器的用处很多。在数字系统中，处理的是二进制代码，而人们习惯于用十进制，故常常需要将二进制代码翻译成十进制数字或字符，并直接显示出来。这一类译码器在各种数字仪表中广泛使用。在计算机中普遍使用的地址译码器、指令译码器，在数字通信设备中广泛使用的多路分配器、规则码发生器等也都是由译码器构成的。根据译码信号的特点可把译码器分为二进制译码器、二一十进制译码器和字符显示译码器等。上一页下一页返回7.5编码器与译码器译码器的表示方法通常有功能表(真值表)、逻辑图、逻辑表达式和波形图等几种。这些表示方法可以互相转换。译码器有n个输入端，需要译码的n位二进制代码从这里并行输入;有m个译码输出端，另外还有若干个使能控制端Ex，用于控制译码器的工作状态和译码器间的级联。

1.译码器译码器的输入是二进制代码，输出是与之对应的特定电平信号。以二进制译码为例，如输入为n个变量组成的二进制代码，则输出有2n个变量与之对应。图7-26所示是二输入、四输出(简称2线-4线)译码器的原理逻辑图。上一页下一页返回7.5编码器与译码器它的输出表达式分别为

由真值表可看出，当输入二进制码A1A0给出一组确定值后，输出Y中有一个为1。通常称A1A0为译码器的地址码。

2.3线一8线译码器74LS13874LS138是最简单的译码器集成芯片，如图7-27所示。是3输入8输出译码器。74IS138属于二进制译码器功能表见表7-25。上一页下一页返回7.5编码器与译码器二进制译码器的输入是n位二进制代码。n位二进制代码有2n种代码组合，每组输入代码对应一个输出端，所以n位二进制译码器有2n个输出端，或称二进制译码器可译出2n种状态或信息。设输入代码的位数为n，则称该二进制译码器为n/2n线译码器。设二进制译码器的输入为n位二进制代码，其输出的状态有N种，则N<=2n。二进制译码器在数字系统中有着广泛的应用，现举例如下:(1)用于译码的功能扩展。(2)用作数据分配器。(3)用作构成组合逻辑函数。上一页下一页返回7.5编码器与译码器由图7-27所示可得出输出函数式为上一页下一页返回7.5编码器与译码器上一页下一页返回7.5编码器与译码器

3.显示译码器

(1)数码显示器。数码显示电路是由译码器驱动器和显示器组成的，下面对显示器和译码驱动器分别进行介绍。半导体数码管。常用的显示器有液晶显示器、辉光数码管、荧光数码管和半导体数码管等。半导体数码管是当前用得最广泛的显示器之一，它是由发光二极管(简称LED)来组成字形显示数字、文字和符号的。七段数码管分共阳和共阴两类，其外形图和内部接线如图7-29所示。a~g七个字段通过管脚与外部电路连接。共阴数码管是将各发光二极管阴极连在一起接低电平，阳极分别由译码器输出端来驱动。上一页下一页返回7.5编码器与译码器当译码输出某段码为高电平时，相应的发光二极管就导通发光，这种显示器可用输出高电平有效的译码器来驱动。共阳数码管是将各发光二极管阳极接在一起接高电平，而阴极分别由译码器输出端来驱动。当译码输出某段码为低电平时，相应的发光二极管就导通发光，这种显示器可用输出低电平有效的译码器来驱动。

半导体数码管的主要优点是工作电压低、体积小、寿命长、响应时间短、可靠性高、亮度也较高，主要缺点是工作电流较大。上一页下一页返回7.5编码器与译码器(2)液晶显示器。液晶显示器的结构与发光原理如图7-30所示。

在上下两层玻璃上涂上二氧化锡透明电极，中间灌人液晶。平时，在没有外加电压时，液晶分子是按一定方向整齐排列的，这时人射光线大部分被反射回来，液晶为透明状;在外加电压时，液晶因电离而产生正离子，正离子在电场作用下运动并撞击其他液晶分子，使液晶分子排列紊乱，入射光线大部分被散射，液晶呈现混浊状态，显示器呈灰色;等外加电压消失后，液晶分子又恢复到整齐排列状态。根据以上原理，只要将透明电极制成所要显示字型的形状，则当在电极上加电压时，对应的部分液晶对光产生散射而显灰色。液晶显示器结构简单，功耗低，但由于是被动发光，所以显示不够清晰。上一页下一页返回7.5编码器与译码器

(3)BCD一七段显示译码器。半导体数码管可以用CMOS和TTL集成电路直接驱动。为此需要使用显示译码器将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所代表的数值。如图7-31(a)所示是集成显示译码器CT7449/CT5449的引脚图。A3,A2,A1和A0是显示译码器的输入端，由此输入842