集成电路封装与测试技术 课件 第6章-集成电路与晶圆级封装

集成电路封装测试技术第六章集成电路与晶圆级封装一、引线键合封装关键技术二、倒装焊封装关键技术三、晶圆级封装基础四、集成电路与晶圆级封装可靠性一、引线键合封装关键技术1.引线键合工艺介绍LED引线键合封装示意图（Source：恒彩电子）引线键合是半导体器件封装过程中连接芯片（或其他器件）与基板或框架的一种互连方法。最早的芯片封装技术，灵活且易于使用，目前仍在大规模应用。引线键合的工艺是先将直径较小的金属线（如

25μm的金线）连接到芯片的金属焊盘（如铝Al）上，再将金属线的另一头连接到基板或者框架上形成互连。金线键合（Source：F&SBONDTEC）一、引线键合封装关键技术引线键合是一种典型的固相键合技术。在温度、压力和超声能量等作用下，引线与焊盘表面发生塑性变形，破坏表面氧化层和污染层，使两种金属达到原子级接触。随后界面处发生电子云重叠、原子扩散及金属间结合，从而形成稳定可靠的冶金连接。三大键合机制1压力：提供机械外力，使金属线与焊盘紧密贴合，促使两种金属表面发生形变。23热量：降低金属的屈服强度，加速原子扩散。通常需要对基板或焊接头进行加热（通常在150℃到300℃之间）。超声波能量：施加高频振动（通常为60~120kHz），产生摩擦热并破坏金属表面的氧化膜，使原子距离达到原子引力范围，实现无缝熔合引线键合基本原理一、引线键合封装关键技术2.引线键合封装流程1）贴减薄膜：在晶圆表面贴上一层保护膜以防止在磨片过程中晶圆表面线路受损，采用设备:晶圆贴膜机。2）减薄和贴划片膜：减薄又称背面研磨，是对圆片的背面进行研磨或蚀刻，将圆片减薄至封装所需厚度的工艺，同时可以改善芯片散热效果。采用设备:晶圆减薄贴膜一体机。3）晶圆切割：晶圆切割又称晶圆划片，是指用不同的方法将单个芯片从圆片上分离出来。4）紫外线解胶：通过紫外线照射，降低涂层对芯片的粘性，方便贴片站的取芯片顶起和吸取动作，采用设备:紫外线解胶机。芯片准备一、引线键合封装关键技术1）基板预烘烤：在整体组装作业开始前，通过烘烤去除来料基板中的水汽，防止基板因为残留水汽在经过高温制程时出现爆米花分层现象。采用设备:烘箱。2）装片：装片可以在芯片与载体之间实现有效的物理性连接；满足电性能的要求，在芯片与框架之间达到传导性或绝缘性的连接；作为传导介质把芯片上产生的热能传导到器件外部，达到一定散热效果。采用设备：贴片机3）装片后固化：在装片后通过高温烘烤的方式将芯片和承载平面进行粘贴。采用设备：高温箱组装一、引线键合封装关键技术4）等离子清洗：使用电解氩离子和高活性原子，将表面污染形成挥发性气体，由机台内的真空系统带走，达到表面清洁之作用，使得焊线时结合力更好。采用设备：等离子清洗机。5）打线：使用金属引线（金线等），利用热压或超声波能源，完成微电子器件中固电路内部互连接线的连接，即芯片与电路或引线框架之间的连接。采用设备：引线键合机组装引线键合工艺主要流程一、引线键合封装关键技术6）塑封与固化：半导体成型的主要目的是保护内部芯片。采用设备：注塑成型塑封设备组装S1：模具准备和材料放置S2：注入树脂S3：树脂填充S4：取出成型一、引线键合封装关键技术7）植球：通过植球设备，在助焊剂转印完成后，将芯片与外部电路最终连接的锡球放置到锡球衬垫上，以便产品与外部电路能通过锡球焊接后进行互连，在植球过程结束后通过回流和清洗工艺对锡球进行焊接互连并去除多余的助焊剂组装自动植球机（Source：立可）回流炉（Source：KurtzErsa）9595基本功能：固定芯片、热导通、电绝缘、缓解热应力。主要类型：环氧树脂基贴片胶、银填充贴片胶、导热硅胶。物性表征：粘度、热膨胀系数（CTE）、玻璃化转变温度（Tg）、介电性能。基本功能：电气连接、机械支持、热传导。主要材料：金线、铝线、铜线、银合金线。主要封装材料包含贴片胶、键合线等。3.引线键合封装技术关键材料与物性表征一、引线键合封装关键技术贴片胶键合线一、引线键合封装关键技术NANDFLASH的引线键合焊球阵列封装4.引线键合封装典型应用引线键合技术因其成本相对低廉，目前仍是主流的封装互连技术，电子封装行业中应用引线键合的封装形式有TSSOP、QFN、DFN、WBBGA以及3D封装等。银线键合因其较低的成本和良好的导电性被广泛应用于消费电子产品，如手机、平板电脑等，右图为NANDFLASH的引线键合焊球阵列封装。铜线键合因其较高的导电性和较低的成本而适用于成本敏感型电子产品，如家电、照明等。铜线键合的抗氧化性较差，需要采用特殊的保护措施来确保其具有长期稳定性。一、引线键合封装关键技术4.引线键合封装典型应用金线键合因其良好的导电性、抗氧化性和可靠性而被广泛应用于这一领域。金线的价格较高，导致金线键合的成本相对较高，但其卓越的性能使其成为高频、高速应用的优选。综上所述，引线键合技术在半导体封装领域的应用广泛，从高端的集成电路封装到成本敏感的消费品，都离不开这一关键技术的支持。eMMC的引线键合焊球阵列封装二、倒装焊封装关键技术1.倒装焊封装技术介绍倒装焊接产品（局部图）倒装芯片工艺是指通过在芯片的输入/输出（I/O）焊盘上原位制作或者通过重分布层布线后制作凸块，然后将芯片翻转，通过加热等工艺，使凸块与基板或框架相结合，将芯片的I/O扇出的封装过程，倒装焊接产品如右图所示。倒装芯片技术于20世纪60年代由IBM率先研发，后期形成规模化量产，主要应用于高端领域产品（如电脑的CPU、GPU等），随着铜柱凸块技术的出现，结合消费类智能电子产品（如手机，可穿戴产品）的快速发展及产品性能的需求，越来越多的产品从传统的引线键合封装转向了倒装芯片封装。底填胶凸块芯片基板二、倒装焊封装关键技术1.倒装焊封装技术介绍倒装焊接产品（局部图）倒装封装工艺与引线键合工艺相比具有如下优点：I/O密度高，封装外形更小；由于采用了凸块结构，互连长度大大缩短，互连线电阻、电感更小，封装的电性能得到极大地改善;通过芯片背面裸露接触空气或者散热媒介的结构可以带来更好的散热效果。引线键合（局部图）9595基本功能：将倒装芯片直接焊接到封装基板上主要成分：锡、铅、银、铜。无铅焊料包括Sn-Ag-Cu（SAC）、Sn-Cu、Sn-Ag物性表征：熔点、剪切强度、润湿性、抗热疲劳性、导电性基本功能：填充芯片和基板之间的间隙，提供机械支持，减少CTE差异引起的应力主要成分：环氧树脂、固化剂、填料、偶联剂、增塑剂、溶剂、添加剂主要类型：毛细填充型（CUF）、无流动底部填充胶（NUF）、预成型底部填充材料（MUF）主要封装材料包含焊料、底部填充胶、NCP或NCF等。2.倒装焊关键材料与物性表征二、倒装焊封装关键技术焊料底部填充胶95基本功能：用于细间距或需要较高精度的封装，提供机械强度和可靠性，避免电气短路。底部填充胶的物性表征：玻璃化转变温度（Tg）、热膨胀系数、固化收缩率、模量、电阻率、介电常数、吸水率等二、倒装焊封装关键技术非导电银浆/非导电膜（NCP/NCF）NCFNUF底部填充工艺

二、倒装焊封装关键技术焊球凸块SEM图片凸块是按设计的要求，定向生长于芯片表面，与芯片焊盘直接相连或间接相连的具有金属导电特性的凸起物。从IBM公司开发出C4凸块用于倒装芯片焊接工艺以来，工业界已开发出钉头凸块、金凸块、焊球凸块、铜柱凸块等结构的凸块，各类凸块扫描电子显微镜图片如右图所示。铜柱凸块SEM图片凸块工艺3.倒装焊工艺流程和设备简介3.倒装焊工艺流程和设备简介二、倒装焊封装关键技术印刷方式加工焊球凸块的工艺流程主流的凸块工艺均采用圆片级加工，即在整片晶圆表面的所有芯片上加工制作凸块，称为圆片级凸块工艺。常用的圆片级凸块工艺有三种：蒸发方式，印刷方式，电镀方式；目前工业界广泛采用印刷方式和电镀方式制作凸块。右图是电镀方式加工UBM再采用印刷方式加工焊球凸块的工艺流程。二、倒装焊封装关键技术倒装焊接球阵列是倒装芯片焊球阵列，其剖面结构与外型如右图（1）所示，包括倒装芯片、基板、底填料、金属盖等。倒装工艺所需的金属凸块有很多种，下面介绍目前比较流行的锡凸块工艺技术，其关键工艺流程如图（2）所示。在倒装芯片的工艺中，圆片来料已经完成了凸块的制作，所以此类晶圆减薄就不能用传统的减薄胶膜，需使用针对带有凸块晶圆的特殊胶膜，如下图（3）所示。采用设备：晶圆减薄贴膜一体机图（1）图2锡凸块技术图（3）倒装焊接工艺二、倒装焊封装关键技术基板预烘，在整体组装作业开始前，通过烘烤去除来料基板中的水汽，防止基板因为残留水汽在经过高温制程时出现爆米花分层现象（如图所示）。采用设备是烘箱。倒装贴片和回流，将芯片自晶圆抓取、翻转贴装于基板焊盘，并经过回流炉的焊接，使芯片凸块与基板焊盘实现焊接。采用设备是倒装贴片机与回流炉。倒装贴片机爆板二、倒装焊封装关键技术底部填充，即将底部填充料填充在芯片、锡凸块以及基板三大材料间，避免三大材料因不同膨胀系数产生剪应力破坏。目前比较常用的是毛细渗胶法，而依据芯片面积与填充空间，又分为单针单侧画胶渗胶法与双针双侧画胶渗胶法，如图1所示。采用设备：底填机散热盖贴装和固化工艺，在散热胶和粘着胶涂覆完成后将散热片贴装到对应画胶位置，再经由烘烤工艺完整固化，对整个产品结构进行保护，如图（2）所示。采用设备：散热盖贴盖机图1CUF底填工艺图2散热盖贴装固化工艺底填机散热盖贴盖机三、晶圆级封装基础1.晶圆级封装技术晶圆级封装是以晶圆片为加工对象，在晶圆片上同时对多个芯片进行全部的封装及测试，最后再切割成单个器件，使用时直接贴装到基板或印制电路板上。从封装技术特点上看，晶圆级封装主要分为扇入型和扇出型两种形式。随着技术的发展和进步，以硅通孔技术为核心的硅转接板制造工艺也被归为晶圆级封装技术。扇入型（Fan-in）扇出型（Fan-out）硅转接板三、晶圆级封装基础晶圆级扇入型封装技术应用于低I/O数量的产品，并引入了重布线层制备和凸块制备两项关键技术。其工艺流程如图所示。晶圆级扇入型封装技术工艺流程图晶圆级扇入型封装工艺三、晶圆级封装基础晶圆级扇出型封装是一种先进的封装技术，是一种在晶圆级别上进行的封装技术，它允许在芯片的周围甚至超出芯片本身尺寸的区域进行I/O点的扩展。与扇入型晶圆级封装相比，扇出型封装可以在不增加芯片尺寸的前提下，提供更多的I/O数量和更高的互连密度。扇出型封装产品结构中，芯片五面被塑封料包裹，芯片正面覆盖有重布线层（RDL）和介质材料层，重布线层和介质材料层的范围延伸到芯片体积的外围。扇出型封装产品结构晶圆级扇出型封装工艺9595基本功能：用于形成保护层或介电层，可通过光刻技术进行图案化。主要类型：分为正型PSPI和负型PSPI。物性表征：模量、热膨胀系数、玻璃化转变温度、剪切强度、吸湿性基本功能：在晶圆级封装中起到保护芯片、增强机械强度、提高电气绝缘性和散热性等作用。主要类型：环氧模塑料（EMC）、液体塑封料（LMC）、高导热塑封料、低模量塑封料。物性表征：模量、热膨胀系数、玻璃化转变温度、剪切强度、吸湿性主要封装材料包含光敏聚酰亚胺（PSPI）和塑封料等2.晶圆级封装关键材料与物性表征二、倒装焊封装关键技术PSPI塑封料三、晶圆级封装基础3.典型晶圆级扇出型封装技术英飞凌公司成功开发了eWLB技术，并将该技术授权给星科金朋、日月光等公司。工艺流程:芯片从晶圆制造厂制造完成后，切割后转移到大的承载片上，芯片与芯片之间存在间隙；通过塑封等工艺，芯片被塑封材料保护住；然后去掉临时承载片，在芯片正面做保护层和RDL层；继续在上面形成阻焊保护层，并开窗露出RDL层的焊盘；在焊盘上植球，并切割成小的单元，形成新的芯片。eWLB技术工艺流程图eWLB(embeddedWaferLevelBallGridArray)三、晶圆级封装基础InFO技术是台积电公司研发的晶圆级扇出型封装技术。其工艺流程图如图（1）所示。RDL-first型扇出封装技术工艺流程图如图（2）所示，首先在一定厚度的玻璃载片上利用旋涂膜技术涂覆一层牺牲层材料，烘烤成型后，再溅射Ti/Cu种子层；然后制作多层RDL互连结构和UBM结构；再采用倒装方式将芯片焊接在RDL晶圆上；然后进行晶圆底填和塑封；再进行激光解键合将玻璃载片去掉，并进行清洗和种子层刻蚀；然后再进行C4Bump电镀；最后进行塑封减薄和划片，完成扇出封装模组制作。图（2）图（1）InFO与RDL-First三、晶圆级封装基础晶圆级扇出型封装可满足更多I/O数量的需求，然而，仍需克服以下各种挑战问题：

焊球的热力学问题；

芯片位置精度问题；

晶圆的翘曲问题。塑封材料充填后的翘曲仿真结果晶圆级扇出封装的挑战右图展示了塑封材料充填后的翘曲仿真结果。三、晶圆级封装基础TSV技术即硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。以TSV工艺为核心的2.5D/3D集成封装技术已成为功能扩展、系统集成的主要实现方式。TSV硅基转接板制作工艺流程图如图所示，包括TSV刻蚀、正面RDL及微凸点制作、临时键合及背面TSV露头、背面RDL及微凸点制作以及解键合和划片等工艺。4.晶圆级封装技术(硅通孔)硅基转接板制作工艺流程三、晶圆级封装基础TSV孔刻蚀是TSV制造的核心步骤。基于Bosch型的DRIE刻蚀技术是业界主流的TSV刻蚀方法，其刻蚀原理如右图所示。TSV绝缘层材料一般采用氧化硅、氮化硅和聚合物等。表1是各种TSV绝缘层沉积技术对比。阻挡层和种子层沉积技术：表2是不同阻挡层和种子层的沉积技术对比。图1硅通孔刻蚀硅通孔刻蚀与薄膜沉积表2阻挡层与种子层沉积表1绝缘层沉积三、晶圆级封装基础TSV填充技术：铜具有较小的电阻率和较高的抗迁移性，是TSV通孔填充材料的首选。图1和图2分别为“自底而上”的电镀工艺示意图和不同时段电镀填充的SEM图。图3是

深款比10：1的TSV电镀填充后的SEM照片。表面化学机械抛光平坦化技术：在TSV电镀填充之后，要将表面多余的铜层去除，需要使用CMP技术。晶圆背面减薄及TSV露孔技术：减薄之后再通过干法刻蚀将TSV从衬底背面露出，如图4所示。图1电镀示意图图2自底而上的电镀效果图310:100μmSEM图

图4硅通孔填充与平坦化三、晶圆级封装基础5.晶圆级封装关键工艺设备晶圆级封装工艺设备是实现晶圆级封装自动化和精确化的关键，这些设备协同工作，确保了晶圆级封装过程的高效性、精确性和最终产品的质量。主要包括光刻工艺设备、RDL和凸块工艺设备、TSV工艺设备及扇出型封装特有设备，如右表所示。晶圆级封装关键工艺设备列表三、晶圆级封装基础6.晶圆级封装应用WLCSP封装技术应用广泛，通常与模拟和混合信号、无线连接和汽车设备类别有关，包括集成无源设备、编解码器、功率放大器、IC驱动器、RF收发器、无线局域网芯片、GPS和汽车雷达等应用。随着智能手机、平板电脑等消费电子产品的快速发展，对封装技术的要求也越来越高，WLCSP封装技术在这些产品中的应用也越来越广泛。扇出型晶圆级封装市场可细分为消费电子、汽车、工业、医疗保健、航空航天与国防、IT与电信及其他领域。TSV封装技术可以应用于高性能计算机、服务器等领域，实现芯片的高速互连和高密度集成，从而提高计算机的性能并降低功耗。95基本力学参数：模量、热膨胀系数（CTE）、玻璃化转变温度（Tg）、泊松比计算：应力、形变、寿命等。相关理念：材料物性表征与可靠性设计封装材料的物性表征参数是可靠性设计和仿真建模的基础。四、集成电路与晶圆级封装可靠性晶圆级封装中塑封料的CTE、模量、Tg等参数直接影响翘曲和热应力。95从可靠性设计角度，需通过材料物性参数的匹配（如CTE匹配）来减少热应力，并通过仿真（有限元分析）预测寿命。四、集成电路与晶圆级封装可靠性1.引线键合封装关键可靠性技术引线键合使用的金属线具有一定的柔性，能够吸收和缓解部分机械应力和热应力，当受到振动、冲击或热循环时不易断裂。引线键合封装尽管在半导体器件和电子封装中应用广泛，并且具有较高的可靠性，但是在使用过程中依然会面临一些可靠性问题，比如焊线断裂、焊点退化、键合界面分离等。右图展示了常见的键合线失效模式。键合线失效模式四、集成电路与晶圆级封装可靠性以功率模块引线键合封装为例，图1为典型的功率模块基本封装结构。如何进行引线键合封装材料选择呢？通常采用数值模拟与实验分析相结合的手段。图2给出了对键合线进行推、拉两种测试的2D仿真模型。仿真中对两种载荷均使用接触体，模拟拉脱试验时在x方向施加1个单位的力，在y方向施加3个单位的力，仿真结果如图3所示。图1典型的功率模块基本封装结构图2键合线推、拉测试2D仿真模型图3脱模型仿真断裂模式键合线拉脱仿真模拟四、集成电路与晶圆级封装可靠性采用剪切拉力测试仪进行破坏性引线键合拉力试验，判定引线键合强度。通常利用镜检法检查键合丝焊接质量。针对功率模块物理模型，利用仿真软件建立有限元模型（如Ansys、Abaqus等）。对所有节点施加温度循环载荷，如温度载荷-55℃～150℃，4个周期。经求解计算获取键合线上的应力和应变分布云图。键合丝拉力测试示意图镜检法功率模组的有限元仿真模型应力云图温度循环载荷键合线拉力测试与应力仿真四、集成电路与晶圆级封装可靠性2.倒装焊封装关键可靠性技术倒装焊较为常见的可靠性问题主要为以下几个方面：焊点开裂/断裂；机械应力；电迁移与热迁移；异质材料界面失效；湿气敏感性。这些问题主要与热应力、机械应力、材料兼容性和工艺控制等因素有关。倒装焊常见的封装失效模式四、集成电路与晶圆级封装可靠性通过热应力仿真可预测焊点、芯片和基板在工作温度变化下的结构应力和应变，尤其随着铜线/低介电常数介质互连结构在集成电路中的应用，热应力问题已成为电子封装技术进一步发展的一个障碍。这主要是因为低介电材料具有多孔结构，其机械强度较差，在封装侧所采用的结构和材料在温度作用下极易引起芯片侧出现断裂或剥离等失效问题，这个过程即芯片-封装交互影响（CPI），如图所示。芯片-封装交互影响倒装焊封装的热应力问题四、集成电路与晶圆级封装可靠性子模型技术：首先建立整体模型，忽略微小结构降低网格划分的密度，求解获得各节点位移结果；然后选取需要特别关注的部分区域建立相应子模型，并提高网格密度，将上一级模型中计算的该区域位移结果作为子模型的边界条件，求解计算即可得到细微结构（如BEOL层）的精确求解结果。分析CPI问题一般选用三级子模型技术，参见右图所示。子模型仿真流程三级子模型CPI应力仿真技术四、集成电路与晶圆级封装可靠性图1所示为三级实体模型及网格划分示意图。图2为二级模型中CMOS等效层的第一主应力分布情况，可以看出CMOS应力集中区域呈对角分布，这与封装变形方向一致，如图3所示。图1三级实体模型与网格划分图2二级模型第一主应力分布云图图3形变情况四、集成电路与晶圆级封装可靠性3.晶圆级封装关键可靠性技术晶圆翘曲是晶圆级封装工艺过程中面临的主要问题。晶圆翘曲变形的方向通常以有源面为标准来定义，如图1所示。广义的翘曲理论源自于双材料结构模型，即两种不同材料相互连接的条状结构。如图2所示。可以推导