DS原理基础及其设计 7

DSP原理与应用PrincipleandApplicationofDSP长沙师范学院信息科学与工程学院06第六章TMS320C6748硬件系统设计学容最小系统与存储器电路电源与串行通信接口123习内LCD显示接口电路ADC接口电路4第六章硬件系统设计DSP硬件系统：由DSP处理器及外围设备共同构成的具有一定计算能力的电路。

硬件系统设计的出发点——从项目系统功能与性能需求入手，综合分析：运算能力：算法复杂度与实时性要求决定处理器选型；功耗与供电：内核/I/O/存储器多轨电源需求；接口种类与数量：通信、显示、模拟量采集等外设需求；调试方式：JTAG仿真调试；温度湿度振动等环境要求。6.1TMS320C6748的最小系统最小系统：用最少的外围电路构成的、能够让TMS320C6748正常工作并实现基本功能的核心电路。TMS320C6748最小系统的六大组成部分：TMS320C6748处理器；电源——为内核、I/O、存储器接口提供多种电压；时钟——系统时钟与实时时钟（RTC）；复位——保证系统可靠启动；JTAG——程序下载与在线仿真调试；FLASH与DDR/SDRAM——程序与数据的存储电路。6.1.1处理器电路设计

（1）供电电路TMS320C6748芯片需要三种电源：1.3V——为内核和内部RAM供电；1.8V——为DVDD18、DDR_DVDD18、USB0_VDDA18等I/O接口供电；3.3V——为LVCMOSI/O供电。

多轨电源管理芯片TPS650250为TMS320C6748系统提供1.3V、1.8V和3.3V三种电源。

6.1.1处理器电路设计

（1）供电电路TPS650250提供三个高效的降压转换器，可为嵌入式系统提供处理器内核电压、外设、I/O以及存储器的供电电源；TPS650250集成了两个通用200mALDO电压稳压器，两个LDO都输入电压为1.5V至6.5V。6.1.1处理器电路设计

（2）时钟电路

系统时钟：24MHz有源晶振（ASE-24.000MHZ-LC），为PLL提供参考时钟；·实时时钟RTC：32.768kHz无源晶体（FX135A-327），配22pF负载电容。6.1.1处理器电路设计

（3）JTAG电路‌TCK‌：时钟输入，由调试器提供，所有操作都跟随它的节奏。‌TMS‌：模式选择，控制内部TAP状态机的跳转。‌TDI‌：数据输入，数据从调试器串行送入芯片。‌TDO‌：数据输出，芯片内部数据串行送回调试器。‌nTRST‌（可选）：复位，低电平有效，用于复位JTAG状态机6.1.1处理器电路设计

（3）JTAG电路6.1.2FLASH存储器电路（1）

EMIFA总线

EMIFA（ExternalMemoryInterfaceA）：TIDSP与外部存储器连接的接口总线，符合JESD21-CSDRSDRAM内存规范。可连接的外部存储器：SDRAM、NORFlash、NANDFlash、SRAM等。EMIFA总线接口引脚组成：数据总线：16位（EMA_D[15:0]）；地址总线：23位（EMA_A[22:0]）；控制总线：片选、读写使能、输出使能等。通过EMA_CS[5:2]引脚可以同时连接4个异步存储器芯片。6.1.2FLASH存储器电路（2）NANDFLASH电路设计MT29F4G16ABADAH14（以下简称MT29F4G16），它的存储容量4Gb（512MB），采用16位宽的数据总线;其内部结构由I/O控制电路、控制逻辑电路和存储阵列构成。MT29F4G16采用多层次存储结构，芯片内部包含两个平面(plane)。NANDFLASH的最小编程和读取单位是页(page)，每页(page)有两个区域：数据存储区和备份区。6.1.2FLASH存储器电路（3）MT29F4G16的电路设计引脚（异步数据接口）：I/O[15:0]：复用的8/16位总线，传输命令、地址和数据；五个控制信号：（芯片使能）、CLE（命令锁存使能）、ALE（地址锁存使能）、

（写使能）、

（读使能）；

：就绪/忙；

：写保护（低有效）。常用操作指令（命令周期）：复位FFh；读ID90h；读状态70h；读页：00h（命令1）→5个地址周期→30h（命令2）；页编程：80h→5个地址周期→数据→10h；块擦除：60h→3个地址周期→D0h。6.1.2FLASH存储器电路（3）MT29F4G16的电路设计6.1.3DDR2存储器电路（1）DDR2/mDDR内存控制器DDR2/mDDR存储器是嵌入式系统存储程序和数据的主要存储器。TMS320C6748的DDR2/mDDR内存控制器主要引脚：DDR_CLK差分时钟、DDR_CKE时钟使能、DDR_CS片选；DDR_RAS/DDR_CAS/DDR_WE行、列地址选通与写使能；DDR_DQM[1:0]数据掩码、DDR_DQS[1:0]数据选通（双向）；DDR_BA[2:0]BANK选择、DDR_A[13:0]地址、DDR_D[15:0]数据、DDR_VREF参考电压。6.1.3DDR2存储器电路（2）MT47H64M16MT47H64M16是16位的1Gb的内存颗粒芯片内部结构要点：8个BANK，每个BANK为8192行×256列存储阵列；控制逻辑接收命令并译码（模式寄存器）；行/列地址锁存译码器定位存储单元；读锁存、MUX与DLL保证数据与时钟对齐；DQS双向数据选通与DQM数据掩码配合读写。6.1.3DDR2存储器电路（2）MT47H64M166.1.3DDR2存储器电路（3）MT47H64M16接口电路设计6.3串行通信接口设计UART是嵌入式系统中应用最广泛的串口通信协议，RS232和RS485是工业领域最常用的串行通信接口标准。三者协议层面兼容（均基于异步串行通信），但物理层电气特性不同：UART：TTL电平标准；RS232：负逻辑电平——+3~+15V表示“逻辑0”，-3~-15V表示“逻辑1”；RS485：差分传输方式——一对双绞线（A与B），A-B电压差+2V~+6V表示逻辑“1”，-2V~-6V表示逻辑“0”。RS232和RS485相对于UART：传输距离长、波特率高、抗干扰能力更强；通过电平转换芯片，UART的TTL电平可与RS232或RS485的电气标准相互转换。6.3.1串行通信接口设计（1）RS232接口电平转换芯片：SP3232EEY双路RS232收发器；完成TTL电平与RS232负逻辑电平的双向转换；片内电荷泵由3.3V产生±电平，无需±12V电源。6.3.1串行通信接口设计（2）RS485接口电平转换芯片：ISO3082，隔离式半双工差分线路收发器；信号传输速率高达20Mbps；最多可达256个节点；隔离设计提高抗干扰能力与安全性。6.4LCD显示接口设计TMS320C6748的LCD控制器架构包含两个模块：栅控制器（RasterController）：控制同步LCD接口，为静态显示以恒定速率刷新的图像提供定时和数据；LIDD控制器（LCDInterfaceDisplayDriver）：用于具有内存映射接口的LCD面板的显示控制，提供控制信号的可编程完整定时器和输出数据。6.4LCD显示接口设计LCD控制器的结构原理图如右图所示。光栅引擎和LIDD控制器生成正确的外部时序，DMA引擎通过光栅控制器和LIDD控制器，将图像数据从帧缓冲区持续搬运到外部LCD面板。·6.4LCD显示接口设计(1)LCD控制器时钟信号像素时钟LCD_PCLK（PixelClock）：从LCD_CLK分频产生，是LCD模块的参考时钟；用于将像素数据传输到行寄存器；水平同步时钟LCD_HSYNC（HorizontalClock）：关键控制信号，指示新一行（水平扫描线）的开始；垂直同步时钟LCD_VSYNC（VerticalClock）：表示液晶屏一帧像素数据的传输结束，每传输完成一帧像素数据时VSYNC发生电平跳变。

LCD显示通常由LCD_HSYNC和LCD_VSYNC共同确定屏幕扫描时序。6.4LCD显示接口设计（2）DMA引擎

DMA引擎（DirectMemoryAccessEngine）：硬件加速机制在不占用CPU资源的情况下，高效地将像素数据从存储器搬运到LCD驱动接口；显著降低CPU负载，提高显示性能；通过中断或定时器搬运图像数据，以恒定速率刷新LCD显示；6.4LCD显示接口设计（3）帧缓冲区帧缓冲区（FrameBuffer）是一个连续的内存块，用于存储足够的数据以填满整个LCD屏幕。帧缓冲区中的数据包括像素值以及查找调色板。调色板（Palette）是嵌入式图形系统中颜色索引模式的核心组件，它通过颜色查找表（LUT）将有限的像素索引值映射到丰富的实际颜色空间

6.4LCD显示接口设计（4）LCD接口电路设计

6.5A/D接口电路设计TMS320C6748内部没有ADC模块，需要外接ADC芯片才能采集模拟量信号。AD7606模数转换是16位、8通道同步采样模数转换器（ADC），芯片主要特性：集成信号调理电路：模拟输入箝位保护、二阶抗混叠滤波器、采样保持放大器；16位电荷再分配逐次逼近（SAR）模数转换器；灵活的数字滤波器、2.5V基准电压源与基准电压缓冲；高速串行和并行接口。供电与输入：5V单电源供电；可处理±10V和±5V真双极性输入信号；高达200kSPS的吞吐速率采样。6.5A/D接口电路设计AD7606的内部结构图6.5A/D接口电路设计AD7606与C6748的接口设计6.5A/D接口电路设计AD7606的读写时许图C6748的EMIF总线与AD7606引脚连接，采用并行接口读取ADC采用数据6.5A/D接口电路设计

任务：AD7606采集输入模拟信号波形，并在LCD显示屏上显示波形。本任务通过点击LCD触摸屏控制AD7606启动/停止采集波形；采用定时器中断方式读取AD7606的数据，每次中断采集8个通道的数据，采集800个数据之后在LCD（分辨率800*480）上显示波形上。主要功能：点击LCD触摸屏控制AD7606启动/停止采集；采用定时器中断方式读取AD7606数据；每次中断采集8个通道的数据；采集800个数据后在LCD（分辨率800×480）上显示波形；6.5A/D接口电路设计

程序流程图：AD7606初始化/**************AD7606初始化****************/voidAD7606Init(unsignedintSamplingRate){GPIOPinMuxSetup();//GPIO引脚复用配置if(SamplingRate>200000)SamplingRate=200000;//采样率上限200K//定时时间=主频228MHz/采样率TMR_PERIOD_LSB32=228000000/SamplingRate;TimerInit(TMR_PERIOD_LSB32);//定时器初始化TimerInterruptInit();//定时器中断初始化AD7606GPIOInit();//AD7606IO初始化EMIFAInit();//EMIF初始化AD7606Reset();//复位AD7606}6.5A/D接口电路设计EMIFA初始化6.5A/D接口电路设计/**************EMIFA初始化********************/voidEMIFAInit(void){AD7606PinMuxSetup();//配置EMIFA相关复用引脚//配置数据总线16bitEMIFAAsyncDevDataBusWidthSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,EMIFA_DATA_BUSWITTH_16BIT);

//选择Normal模式EMIFAAsyncDevOpModeSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,

EMIFA_ASYNC_INTERFACE_NORMAL_MODE);//禁止WAIT引脚EMIFAExtendedWaitConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,EMIFA_EXTENDED_WAIT_DISABLE);

//配置W_SETUP/R_SETUPW_STROBE/R_STROBE,W_HOLD/R_HOLDTA等参数EMIFAWaitTimingConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,

EMIFA_ASYNC_WAITTIME_CONFIG(1,5,1,1,5,1,0));}定时器中断服务子程序6.5A/D接口电路设计voidTimerIsr(void){TimerIntDisable(SOC_TMR_2_REGS,TMR_INT_TMR12_NON_CAPT_MODE);IntEventClear(SYS_INT_T64P2_TINTALL);//清除系统中断标志

TimerIntStatusClear(SOC_TMR_2_REGS,TMR_INT_TMR12_NON_CAPT_MODE);TimerIntEnable(SOC_TMR_2_REGS,TMR_INT_TMR12_NON_CAPT_MODE);AD7606Start();//启动AD7606转换

if(display_count<800){//AD7606八输入通道采样

emif_rbuffer[0]=((short*)SOC_EMIFA_CS2_ADDR)[1];emif_rbuffer[1]=((short*)SOC_EMIFA_CS2_ADDR)[2];/*emif_rbuffer[2]~[7]同理读取V3~V8*/if(emif_rbuffer[0]<32768)//数据映射到屏幕

display_buffer[NewDisBuf][display_count]=240-emif_rbuffer[0]/160;elsedisplay_buffer[NewDisBuf][display_count]=240+(65536-emif_rbuffer[0])/160;display_count++;