CN119497372A 半导体结构、半导体器件及其制造方法、电子设备 （北京超弦存储器研究院）

开发区科创十街18号院11号楼四层一种半导体结构、半导体器件及其制造方体层的至少部分侧壁被所述环绕部环绕；栅电导体结构的第二电极与半导体层的接触面积较2半导体层，沿垂直于所述衬底的方向延伸；所述半导体层的至少部栅电极，所述栅电极的至少部分侧壁被所述半导体层环绕，所述栅4.根据权利要求1至3中任一项所述的半导体结构，其特征在5.根据权利要求1至3中任一项所述的半导体6.根据权利要求1至3中任一项所述的半导体结构，沿所述第一方向间隔分布的一列所述存储单元的晶体管的第一电极与同一条位线连沿所述第二方向间隔分布的一行所述存储单元的晶体管的栅电极与在衬底上沉积第一导电层，并对所述第一导电层进行图案化刻在所述位线远离所述衬底的一侧依次沉积绝缘对所述第二导电层进行图案化刻蚀，以形成沿所述第一方向和所述第对所述电极区域进行图案化处理，以形成沿垂直于所述衬底的方向延伸的半导体层、栅电极以及位于所述半导体层与所述栅电极之间的栅3在图案化的各电极区域一侧形成沿着垂直于所述衬底的方向延伸的对所述第二导电层进行图案化刻蚀，图案化的第二导电层包括间隔对所述导电区域进行图案化刻蚀，形成沿所述第一方向和所述第二方向间隔并对所述电极区域进行图案化刻蚀，形成贯穿所述电极区域并且沿垂直在所述第一通孔的内壁上依次沉积半导体层和栅极绝缘层对衬底表面的所述绝缘层和栅电极材料进行图案化刻蚀，形成与对相邻两个所述栅电极之间的所述绝缘层进行刻蚀，在所述4[0001]本申请实施例涉及但不限于半导体器件的设计与制造领域，尤指一种半导体结[0002]半导体存储从应用上可划分为易失性存储器(RandomAccessMemory,RAM)以及存储器(Read_OnlyMemory,ROM)和非[0005]以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范一电极接触，所述筒状结构的侧面位于所述第一电极和所述第二电极之间的区域为沟道56[0059]图4A为本申请示例性实施例的一种半导体器件的制造方法在形成第一导电层后7[0063]图5A为本申请示例性实施例的一种半导体器件的制造方法在形成位线后在a_a’[0067]图6A为本申请示例性实施例的一种半导体器件的制造方法在形成第二导电层后[0071]图7A为本申请示例性实施例的一种半导体器件的制造方法在对第二导电层进行[0075]图8A为本申请示例性实施例的一种半导体器件的制造方法在导电区域上沉积第[0079]图9A为本申请示例性实施例的一种半导体器件的制造方法在形成电极区域后在[0083]图10A为本申请示例性实施例的一种半导体器件的制造方法在电极区域上沉积第[0087]图11A为本申请示例性实施例的一种半导体器件的制造方法在形成通孔K后在a_[0091]图12A为本申请示例性实施例的一种半导体器件的制造方法在通孔K内层层栅电8[0095]图13A为本申请示例性实施例的一种半导体器件的制造方法在形成字线后在a[0099]图14A为本申请示例性实施例的一种半导体器件的制造方法在形成第二通孔K2后等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具情况可以适当地更换。9同的材料形成一个膜层并通过同一次图案化工艺同时形成具有连接关系的结构，或者在A之间的半导体层经改性实现绝缘以实现两个沟[0128]如图1B和图1C所示，第一电极21与第二电极22在垂直于衬底10的方向上间隔分于第二电极22下方，即第一电极21与衬底10之间的距离小于第二电极22的延伸部222与衬[0135]如图1A至图1C所示，中空的筒状结构的半导体层30的侧面包括两两相对的四个氧化物(SiInZnO)、铝锌锡氧化物(AlZnSnO)、镓锌锡氧化物(GaZnSnO)、锆锌锡氧化物[0151]在本申请的示例性实施例中，所述栅极绝缘层的材料可以包含一层或多层Low_K(HfO2[0156]如图2A至图2E所示，所述半导体器件包括位于衬底10上的[0167]示例性地，栅电极41的端面通过所述筒状结构的开口延伸到所述筒状结构的底布的一列存储单元的晶体管的第一电极21可以与同一条位[0175]上述的存储单元可以是包含晶体管的存储单元，所述晶[0205]下面通过示例性实施例的半导体器件的制造过程进一步说明本申请实施例的技[0206]图4A至图14D为本申请示例性实施例的一种半导体器件的制造方法的各步骤得到(ChemicalMechanicalPolishing,CMP)工艺对第一导电层12进行平坦化并控制第一导电电层12。在W靠近衬底10的一侧与绝缘层11之间设置TiN可以防止W受到含氧绝缘层11的影[0211]在本申请的示例性实施例中，可以采用化学气相沉积(ChemicalVapor[0214]S30：在图案化的第一导电层12远离衬底10的一侧依次沉积绝缘层11和第二导电积第二导电层13之后，采用CMP工艺对第二导电层13表面进行平坦化并控制第二导电层13导电区域在平行于衬底10的第二方向上的宽度W1大于该导电区域对应的位线50在所述第方向上被断开从而形成沿所述第一方向间隔分布的多电层13的各导电区域进行图案化刻蚀，在导电区域上刻蚀形成沿所述第二方向延伸的沟向上的宽度W1(电极区域23在平行于衬底10的第二方向上的宽度等于该电极区域23形成前[0227]示例性地，第一通孔K1的孔径D不超过其对应的位线50在所述第二方向上的宽度内填满栅电极材料，采用CMP工艺对衬底10表面的栅电极材料进行平坦化使得露出栅极绝延伸部222构成第二电极22得到如图2A至图2D所示的半11进行刻蚀，使得露出位于第二通孔K2内的延伸部222，该步骤可以使各晶体管的延伸部