CN119517008A 一种合成语音检测方法、装置、存储介质及电子设备 (蚂蚁智信(杭州)信息技术有限公司)_第1页
CN119517008A 一种合成语音检测方法、装置、存储介质及电子设备 (蚂蚁智信(杭州)信息技术有限公司)_第2页
CN119517008A 一种合成语音检测方法、装置、存储介质及电子设备 (蚂蚁智信(杭州)信息技术有限公司)_第3页
CN119517008A 一种合成语音检测方法、装置、存储介质及电子设备 (蚂蚁智信(杭州)信息技术有限公司)_第4页
CN119517008A 一种合成语音检测方法、装置、存储介质及电子设备 (蚂蚁智信(杭州)信息技术有限公司)_第5页
已阅读5页,还剩26页未读, 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

成语音检测方法中,获取用户输入的待检测音频;将所述待检测音频输入预先训练的检测模2将所述待检测音频输入预先训练的检测模型,所述检测模型至少包括第一提取子网、通过所述第一提取子网提取所述待检测音频的音频特征,并通过所采用所述输出子网,根据所述音频特征与所述频率倒谱特征,输2.如权利要求1所述的方法,其特征在于,所述第一提取子网至少包括若干第一提取将所述待检测音频输入所述第一提取子网,得到所述第一提取子网通过所述拼接层对所述各第一提取层输出的各中间特征进行拼接,得将所述待检测音频输入所述第二提取子网的第二提取层,得到所述待检测音频的原始特征序列;将所述原始特征序列输入所述第二提取子网包含的各差分层,得对所述差分特征序列与所述原始特征序列进行拼接,得到所述第二针对所述原始特征序列包含的每个原始特征,根据该原始特征和在所述原根据确定出的各差分特征构成差分特征序列。获取样本音频以及表征所述样本音频是否为合成音频通过所述第一提取子网提取所述样本音频的待优化音频特征,并通过3采用所述输出子网,根据所述待优化音频特征与所述待优化频率输入模块,用于将所述待检测音频输入预先训练的检测模型,所提取模块,用于通过所述第一提取子网提取所述待检测音频的音频8.如权利要求7所述的装置,其特征在于,所述第一提取子网至少包括若干第一提取所述提取模块,具体用于将所述待检测音频输入所述第一提取子网所述提取模块,具体用于将所述待检测音频输入所述第二提取子网据确定出的各差分特征构成差分特征序列。算机程序被处理器执行时实现上述权利要求1~45输出的差分特征序列;根据确定出的各差分特征构成差分特征序列。获取样本音频以及表征所述样本音频是否为合成音频根据所述待优化检测结果与所述标注结果之间的差异,对所述分类模型进行训所述第二提取子网提取所述待检测音频的频所述提取模块,具体用于将所述待检测音频输入所述第二提取子网的第二提取6分特征序列。述计算机程序被处理器执行时实现上述合成通过检测模型中的第一提取子网和第二提取子网分别提取待检测音频的音频特征与频率倒谱特征,并通过输出子网根据提取出的音频特征与频率倒谱特征输出最终的检测结果。[0022]此处所说明的附图用来提供对本说明书的进一步理解,构成本说明书的一部本说明书的示意性实施例及其说明用于解释本说明书,并不构成对本说明书的不当限定。7[0028]本方法可应用于多种需要对用户身份进行验证的场景,例如对电子设备的解锁、确地判断出待检测音频是否为通过生成式技术合成的伪造型的功能为基于输入的待检测音频判断出待检测音频是否为合成的音频。图2给出了一种[0031]如图2所示,在本说明书提供的合成语音检测方法中采用的检测模型可至少包括8第一提取层的输入为待检测音频,后续每个第一提取层的输入为前一第一提取层的输出,9提取子网中包含第二提取层和两个差分层。在本方法所采用的检测模型的第二提取子网用于基于第二提取层提取出的原始特征输出征序列。[0046]在本方法中,待检测音频的差分特征用于表征梅尔频率倒谱系数随时间的导够得到待检测音频对应的该阶的差分特征序列。通过检测模型中的第一提取子网和第二提取子网分别提取待检测音频的音频特征与频率倒谱特征,并通过输出子网根据提取出的音频特征与频率倒谱特征输出最终的检测结果。所述提取模块204,具体用于将所述待检测音频输入所述第二提取子网的第二提差分特征序列与所述原始特征序列进行拼接,得到所述第二提取子网输出的频率倒谱特成差分特征序列。[0066]本说明书还提供了图4所示的一种对应于图1的电子设备的示意结构图。如图4所此,不能说一个方法流程的改进就不能用硬件实体模块来实现。例如,可编程逻辑器件而要编译之前的原始代码也得用特定的编程语言来撰写,此称之为硬件描述语言(AdvancedBooleanExpressionLanguage)、AHDL(AlteraHardwareDescription(JavaHardwareDescriptionLanguage)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardwareDescriptionLanguage)等,目前最普遍使用的是VHDL(Very_High_Speed清楚,只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中,就可以很容易得到实现该逻辑方法流程的硬件电路。读介质、逻辑门、开关、专用集成电路(ApplicationSpecificIntegratedCircuit,视为既可以是实现方法的软件模块又可以是硬件部件内的结说明书时可以把各单元的功能在同一个或多个软件和[0073]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论