4 80X86编程结构.ppt

1、18.06.2020,1,微型计算机,原理与应用,18.06.2020,2,2.380X86微处理器的寄存器结构,第二章80X86系列微机的体系结构,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,1.分类:,14个16位寄存器,其中：,分为通用寄存器、段寄存器、专用寄存器,AX、BX、CX、DX又可各分成两个8位寄存器。其它10个只能作为16位寄存器,18.06.2020,3,（1）通用寄存器：,通用数据寄存器：,指针寄存器：,变址寄存器：,18.06.2020,4,*4个16位的数据寄存器（AX，BX，CX，DX）寄存器既可存放数据，也可存放地址。,1.通用寄存器组,*

2、既可作为16位寄存器也可作为8位寄存器使用。（例：AH，AL）8bit寄存器只能存放数据。,*各寄存器隐含用法,*通用性强，对任何指令都具有相同的功能,18.06.2020,5,（2）段寄存器：,一个程序可以各有多个代码段、数据段、堆栈段、和附加段，但当前段各只有一个，即CS、DS、SS、ES指向的段。,18.06.2020,6,注意：段寄存器对32位机还是16位机均为16位是用来保存标志现行可寻址存储段的选择子（Selector，选择符）值。在实地址方式下（以及8086）其值即为段基址，段的长度固定为64KB；在保护方式下，段基址存放在描述子中，由选择子（段寄存器的值/LDTR）对应描述子。

3、段的长度在1Byte整个物理地址空间内任选。,18.06.2020,7,（3）专用寄存器：,指令指针寄存器IP,存放8086要执行(要取）的下一条指令的有效地址。程序员不能修改它的值，只能由8086CPU中的BIU自动修改。,标志寄存器FLAGS,18.06.2020,8,2.标志寄存器FLAGS格式及各位意义,第二章80X86系列微机的体系结构,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,用来指示微处理器的状态,并控制其操作,【格式】,说明：,在8086中，有意义的有9位，其余7位无意义,其中CF、PF、AF、ZF、SF、OF六位为状态标志位，用来表示运算结果的特征。

4、常作为后续转移指令的控制条件。,TF、IF、DF三位为控制标志位，用来控制CPU的操作。,18.06.2020,9,2.标志寄存器FLAGS格式及各位意义,第二章80X86系列微机的体系结构,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,反映运算过程中，最高位是否产生进位/借位。,CF：进位标志(CarryFlag),当本次运算最高位有进位（加法运算）或有借位（减法运算）时CF1，否则CF0。,18.06.2020,10,2.标志寄存器FLAGS格式及各位意义,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,反映运算结果中，

5、1的个数的奇偶情况。,PF：奇偶标志(ParityFlag),运算结果低八位中含偶数个1时，PF1；否则PF0。,第二章80X86系列微机的体系结构,18.06.2020,11,2.标志寄存器FLAGS格式及各位意义,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,反映运算中，D3位向D4位是否有进位或借位。,AF：辅助进位标志(AuxiliaryCarryFlag),第二章80X86系列微机的体系结构,当本次运算D3位向D4位有进位（加法运算）或有借位（减法运算）时，AF1；否则AF0。,18.06.2020,12,2.标志寄存器FLAGS格式及各位意义,2

6、.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,反映当前的运算结果是否为0。,ZF：零标志(ZeroFlag),第二章80X86系列微机的体系结构,当本次运算结果为0时，ZF1；否则ZF0。,18.06.2020,13,2.标志寄存器FLAGS格式及各位意义,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,反映运算结果中最高位的状态。,SF：符号标志(SignFlag),第二章80X86系列微机的体系结构,当本次运算结果最高位为1时，SF1；否则SF0。,18.06.2020,14,第二章80X86系列微机的体系结构,2.标志寄

7、存器FLAGS格式及各位意义,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,反映带符号数运算结果是否超出机器所能表示的数值范围。,OF：溢出标志(OverflowFlag),第二章80X86系列微机的体系结构,带符号数运算过程中当字节运算的结果超出了范围-128127，或当字运算的结果超出了范围-3276832767。,溢出:,当运算结果产生溢出，OF1；否则OF0。,18.06.2020,15,执行下面两个数的加法，给出各状态标志位的值。,【例】,0101010000111001,0100100110101010,+,1001110111100011,执行

8、后，,CF=0,第二章80X86系列微机的体系结构,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,第二章80X86系列微机的体系结构,D15位未产生进位,D3位产生进位,AF=1,低八位奇数个1,PF=0,运算结果非0,ZF=0,D15位为1,SF=1,正与正相加，结果为负,OF=1,0,1,0,0,1,1,18.06.2020,16,第二章80X86系列微机的体系结构,2.标志寄存器FLAGS格式及各位意义,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,在字符串操作指令中由DF控制地址变化的方向（递增或递减）。,DF：方向标志(Dir

9、ectionFlag),第二章80X86系列微机的体系结构,DF=1，则地址按递减自动修改；,DF=0，则地址按递增自动修改。,18.06.2020,17,第二章80X86系列微机的体系结构,2.标志寄存器FLAGS格式及各位意义,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,IF：中断允许标志(InterruptEnableFlag),第二章80X86系列微机的体系结构,IF=1，允许CPU响应可屏蔽中断请求；,IF=0，禁止CPU响应可屏蔽中断请求。,18.06.2020,18,第二章80X86系列微机的体系结构,2.标志寄存器FLAGS格式及各位意义,

10、2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,【各位意义】,TF：单步标志(TrapFlag),第二章80X86系列微机的体系结构,也叫跟踪标志,TF=1时，CPU按单步方式执行指令。,为调试程序设置的一个控制标志。,18.06.2020,19,第二章80X86系列微机的体系结构,3.SS及SP,2.380X86微处理器的寄存器结构,一.8086CPU寄存器结构,第二章80X86系列微机的体系结构,堆栈：,存储器中的一块特殊存储区或段，内中数据按“先进后出”原则组织。,堆栈的段基址存放于SS中，堆栈指针寄存器SP指向堆栈栈顶。,堆栈的其它特点,以字为单位操作，且对准存放；

11、,入栈时，先是（SP-2）（SP），然后数据入栈。出栈时，先是数据出栈，然后（SP+2）（SP）。,18.06.2020,20,12400H,（SS）=1000H,（SP）=2400H,SP,SP,将AX寄存器中1234H入栈后,123FEH,12H,34H,（SP）=23FEH,随着数据入栈，SP值越来越小，称8086堆栈向下生长。,18.06.2020,21,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,1.基本结构寄存器,第二章80X86系列微机的体系结构,18.06.2020,22,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级

12、寄存器,第二章80X86系列微机的体系结构,（1）五个控制寄存器（32位）,用以实现对微处理器的多功能控制与选择,18.06.2020,23,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级寄存器,第二章80X86系列微机的体系结构,（1）五个控制寄存器（32位）,a.CR0定义了11位控制位其中PE（0位）为允许保护(ProtectionEnable)PE=0以实方式工作PE=1允许进入保护方式（可直接MOVCri，reg32）,18.06.2020,24,b.CR2页故障线性地址寄存器c.CR3页目录基地址寄存器CR2、CR3用于386以上处理器，在分页操作

13、中使用。CR3中高20位为页的目录基地址，在分页计算中用d.CR4用于Pentium以上处理器。,18.06.2020,25,（2）两个系统地址寄存器(48位）,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级寄存器,第二章80X86系列微机的体系结构,描述子(Descriptor)：保护方式下，用来描述存储器操作数所在段的性质的数据结构。描述子表(DescriptorTable)在一个系统中，存放相关段的描述子的存储区。,18.06.2020,26,（2）两个系统地址寄存器(48位）,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系

14、统级寄存器,第二章80X86系列微机的体系结构,系统地址寄存器：用来寻址和定义上述描述子表的地址。全局描述子表寄存器GDTR(GlobalDescriptorTableRegister)存放全局描述子表的段基址(SegmentBaseAddress)和段限(Limit)。显然，全局描述子表也是一段数据。,18.06.2020,27,（2）两个系统地址寄存器(48位）,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级寄存器,第二章80X86系列微机的体系结构,中断描述子表寄存器IDTR(InterruptDescriptorTableRegister)存放中断描述

15、子表的Base和Limit。GDTR和IDTR为48（40）位寄存器其中Base：32位-386以上24位-286；Limit：16位。,18.06.2020,28,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级寄存器,第二章80X86系列微机的体系结构,（3）两个系统段寄存器（16位）,18.06.2020,29,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级寄存器,第二章80X86系列微机的体系结构,（3）两个系统段寄存器（16位）,LDTR局部描述子表寄存器,存放局部描述子表（LDT的）16位选择子。,局部描述子表寄存器

16、LDTR(LocalDescriptorTableRegister)16位寄存器内装入16位选择子，通过该选择子访问GDT（LDT的描述子是放在GDT中的），找到相应LDT的描述子，该描述子中包含LDT的Base，Limit和AccessRight(AR)。再由段寄存器（DS，ES）中的选择子与LDT的Base在LDT中找出段的描述子，段的描述子的段基地址加偏移量形成线性地址。,18.06.2020,30,2.380X86微处理器的寄存器结构,二.高性能微处理器的寄存器结构,2.系统级寄存器,第二章80X86系列微机的体系结构,（3）两个系统段寄存器（16位）,TR任务寄存器,存放任务状态段（TSS）表的现行任务的选择子。,任务状态段寄存器TR(TaskStateSegmentRegister)一个任务即指一个应用程序或一个过