芯片工艺流程.ppt

1、b,1,芯片生产工艺流程（课件）,b,2,单晶拉制（1）,b,3,单晶拉制（2）,b,4,单晶拉制（3）,b,5,单晶拉制（4）,b,6,单晶拉制（5）,b,7,环境和着装,b,8,单项工艺-扩散(1),卧式4炉管扩散/氧化炉,扩散/氧化进炉实景图,b,9,单项工艺-扩散(2),立式扩散/氧化炉,扩散/氧化进炉实景图,b,10,单项工艺-扩散(3),扩散工序作业现场,b,11,单项工艺-光刻(1),先进光刻曝光设备,b,12,单项工艺-光刻(2),现场用光刻曝光设备,b,13,单项工艺-光刻(3),检查用显微镜,b,14,单项工艺-光刻(4),清 洗,淀积/生长隔离层,匀 胶,（SiO2 Si

2、3N4 金属）,-HMDS喷淋（增加Si的粘性） -匀光刻胶,b,15,单项工艺-光刻(5),前 烘,对 版,匀 胶,-对每个圆片必须按要求对版,-用弧光灯将光刻版上的图案转 移到光刻胶上。,-增加黏附作用 -促进有机溶剂挥发,b,16,单项工艺-光刻(6),显影/漂洗,坚 膜,腐 蚀,-硬化光刻胶。 -增加与硅片的附着性。,-将圆片进行显影/漂洗，不需要的的光刻胶溶解到有机溶剂。,去 胶,-干法腐蚀/湿法腐蚀,b,17,单项工艺-光刻(7),光刻工艺过程,b,18,单项工艺-CVD（1）,b,19,单项工艺-CVD（2）,初级离子气体被吸收到硅片表面,b,20,单项工艺-CVD（3）,初级离

3、子气体在硅片表面分解,b,21,单项工艺-CVD（4）,玻 璃 的 解 吸,b,22,单项工艺-CVD（5）,b,23,单相工艺-离子注入（1）,b,24,单相工艺-离子注入（2）,b,25,单相工艺-离子注入（3）,b,26,单相工艺-蒸发（1）,蒸发原理示意图,b,27,单相工艺-蒸发（2）,溅射原理示意图,b,28,单相工艺-蒸发（3）,b,29,单相工艺-清洗,b,30,基础认知,b,31,衬底材料,扩散层,外延层,单晶片,扩散片,外延片,b,32,一次氧化,sio,2,外延层,b,33,基区光刻,sio,2,外延层,b,34,干氧氧化,sio,外延层,2,b,35,离子注入,sio,

4、外延层,2,杂质注入,b,36,基区扩散,sio,外延层,2,基区,b,37,发射区光刻,sio,外延层,2,基区,b,38,发射区预淀积,sio,外延层,2,基区,发射区,集电区,b,39,发射区扩散（*）,sio,外延层,2,基区,发射区,集电区,b,40,发射区低温氧化（*）,sio,外延层,2,基区,发射区,集电区,b,41,氢气处理,sio,外延层,2,基区,发射区,集电区,b,42,N+光刻（适用于P型片）,sio,外延层,2,基区,发射区,集电区,b,43,N+淀积扩散（适用P型片）,sio,外延层,2,基区,发射区,集电区,b,44,N+低温氧化（适用P型片）,sio,外延层,

5、2,基区,发射区,集电区,b,45,氢气处理（适用P型片）,sio,外延层,2,基区,发射区,集电区,b,46,3B光刻,sio,外延层,2,基区,发射区,集电区,b,47,铝蒸发,AL,外延层,基区,发射区,集电区,b,48,四次光刻,AL,外延层,基区,发射区,集电区,b,49,氮氢合金,AL,外延层,基区,发射区,集电区,b,50,AL上CVD,SiO,外延层,基区,发射区,集电区,2,b,51,氮气烘焙（适用N型片）,SiO,外延层,基区,发射区,集电区,2,b,52,五次光刻,SiO,外延层,基区,发射区,集电区,2,b,53,中测抽测,SiO,外延层,基区,发射区,集电区,2,测试

6、系统,b,54,减薄、抛光,SiO,外延层,基区,发射区,集电区,2,减薄和抛光部分,b,55,蒸金/银,SiO,外延层,基区,发射区,集电区,2,b,56,背金合金,SiO,外延层,基区,发射区,集电区,2,b,57,芯片测试,SiO,外延层,基区,发射区,集电区,2,测试系统,b,58,N型片制造（一般）工艺流程,N型片投片和编批,一次氧化,基区光刻,干氧氧化,硼离子注入,基区扩散,发射区光刻,发射区磷预淀积,发射区扩散,发射区低温氧化,3次光刻,铝蒸发,氮氢合金,铝上CVD,五次光刻,氮气烘焙,中测抽测,背面合金,芯片测试,减薄/抛光,四次光刻,氢气处理,蒸金,b,59,P型片制造（一般）工艺流程,P型投片编批,一次氧化,基区光刻,发射区硼预淀积,磷离子注入,基区扩散,发