第七章 中规模通用集成电路及其应用

1、，第7章，规模通用集成电路及其应用，第7章，规模通用集成电路及其应用，集成电路从SSI发展到MSI、LSI和VLSI，进入单个芯片的逻辑功能越来越强。通常，SSI不仅是基本设备(如逻辑网关或触发器)的集成，MSI还集成了逻辑部件(如解码器、寄存器等)，而LSI和VLSI则集成了整个数字系统(如单个数字子系统或微处理器)。由中大型集成电路组成的数字系统具有小、低功耗、高可靠性的优点，易于设计、调试和维护。第7章，规模公用集成电路及其应用，本章的知识要点：熟悉公用规模公用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法；将常用的公共集成电路作为基本部件，充分灵活地利用各种逻辑电路的设计，有效地

2、实现各种逻辑功能。第7章，规模通用集成电路及其应用，7.1通常包括使用最广泛的中等规模组合逻辑集成电路的二进制并行加法器、解码器、编码器、多路复用器和多路复用器等。第7章，规模通用集成电路及其应用，一，定义，二进制并行加法器：两个二进制算术和组合逻辑组件的并行生成。7.1.1二进制并行加法器、基于二进制方法的串行二进制并行加法器和高级二进制并行加法器。2，类型和一般产品，1串行二进制并行加法器：由完全加法器级联组成，高二进制输出依赖于低舍入输入。第七章中尺度通用集成电路及其应用，串行二进制并行加法器的特点：加法和加法都可以同时到达用户的输入端，整个加法器的进位输入从低水平到高水平串行，每个进位

3、形成一个进位链。每个相加和都与本位输入相关，因此，顶层必须等到每个子代都相加并发送系数后，才能生成计算结果。这种加法器运算速度慢，位数越多，速度越低。如何提高加法器的计算速度？必须减少或消除逐级传递回车所需的时间，以便舍入不依赖于低舍入，而是由加法和加法数直接确定。根据这个想法设计的加法器称为进步(也称为前置)二进制并行加法器。第7章，规模通用集成电路及其应用，4位二进制并行加法器的配置思路如下：2高级二进制并行加法器：根据输入信号同时形成高进位，同时生成你们的和。通常称为前导二进制并行加法器或并行二进制并行加法器。典型的芯片具有4位二进制并行加法器74283。如完整加法器的结构所示，I位完整

4、加法器的舍入输出函数表达式为第7章，i=1，2，3，4的大小公共集成电路及其应用程序，I=1，2，3，4的4位并行加法器二进制输出函数表达式为：命令(进位传递函数) (进位生成函数)是第7章，大小公用集成电路及其应用程序(C1C4是Pi，Gi，C0的函数，因此Pi，Gi代替Ci=f(Pi，Gi，C0)，Gi是Ai，Bi通常根据Pi、Gi和C0形成C1C4的逻辑回路称为预舍入生成器。3，4位并行加法器的外部特性和逻辑符号，7章规模通用集成电路及其应用，图，A4，A3，A2，A1 -二进制相加；B4、B3、B2、B1 -二进制相加；F4、F3、F2、F1 -加总和数；C0-在低舍入输入下；Fc4-

5、向上舍入的输出。二进制并行加法器除了实现二进制加法运算外，还实现了代码转换、二进制减法运算、二进制乘法和十进制运算等功能。，第四，应用实例，第七章规模通用集成电路及其应用，示例使用4位二进制并行加法/减法设计4位二进制并行加法器。解决方案分析：根据问题要求，使用补充代码运算设置减法运算，设置A=a4a3a2a1 -被减数(或减法)。B=b4b3b2b1 -增加(或减少)；S=s4s3s2s1 -和(或差异)；为m函数选择变量。M=0时的A B；执行。M=1时执行A-B。第7章，大小公共集成电路及其应用程序在电路功能(M=0时执行a4 a3 a2a 1 b4b 3 B2B 1 0(a b)执行M

6、=1时执行a4 a3 a2a 1 (a-b)，4位二进制并行加法器及4个相反或门时执行上述逻辑功能。第7章，将4位二进制a4a3a2a1直接添加到并行加法器的A4A3A2A1输入端，将4位二进制b4b3b2b1和m xob4 B2B分别添加到并行加法器的B4B3B2B1输入端。在并行加法器的C0端同时添加m。M=0:Ai=ai，Bi=bi，C0=0 a4a3a2a1 b4b3b2b1 0(即a b)；M=1:Ai=ai，Bi=，C0=1，a4 a3 a2a 1(即A-B)实施。实现给定功能的逻辑电路图如下：第7章，规模通用集成电路及其应用，7.1.2解码器和编码器，解码器功能是“翻译”具有特定

7、含义的输入代码，并将其转换为相应的输出信号。解码器和编码器是数字系统中广泛使用的多输入多输出组合逻辑部件。一、各种解码器、一般二进制解码器、二进制至十进制解码器和数字显示解码器。第7章，规模通用集成电路及其应用，1二进制解码器，二进制解码器一般具有n个输入端，2n个输出端和一个或多个输入端。旁白器：将n个输入变量转换为2n个输出函数，输出函数对应于由输入变量组成的最小项目的多输出组合逻辑电路。(1)功能：如果输入端为有效级别，则对应于每组输入代码，输出端为有效级别，其馀输出端为无效级别。有效级别可以是高级别或低级别(称为低级别解码)。第7章，通用集成电路及其应用，16，典型MSI二进制文件是2

8、-4线(2输入4输出)解码器，3-8线(3输入8输出)解码器，4-16线(4输入16输出)解码器等。图(a)、(b)分别是74138英寸3-8线解码器的接脚排列图和逻辑符号。(2)一般晶片，图片，A2，A1，A0 -输入端；-输出端；-我们创造能源吧。17，如所示，无论A2、A1、A0为何，输出中只有一个0(低级别有效)，其馀为1。18，2二进制二进制解码器，功能：将4位BCD代码的10组码转换为对应于10个十进制数字符号的输出信号。例如，常用芯片7442是将8421代码转换为十进制的编解码器，芯片针图和逻辑符号如下：解码器的输出是低级有效的。其次，对于8411代码不允许的6个非法代码(101

9、0111)，解码器输出没有低级信号。也就是说，解码器拒绝对这6个非法代码进行翻译。19，功能：数字显示解码器是驱动荧光数码管、液晶数码管等显示设备的关键部件，可以将输入代码转换为相应的数字并显示在数码管上。3数字显示解码器、常用数字显示解码器7段数字显示解码器和8段数字显示解码器。例如，中等规模集成电路74LS47是7段显示解码器，在输出为0时，作为打开该字段的低级别运行。输出为1时，相应的字段将关闭。该解码器可以驱动显示015的16个数字字形的7段显示。输入A3、A2、A1、A0以接收4位二进制代码，并将Qa、Qb、Qc、Qd、Qe、Qf和Qg分别输出7段显示器的a、b、c、d、e、f和g段

10、。(课本上给出的74LS48的输出在高水平上有效。)、20、数字系统中广泛使用的解码器，一般用途包括内存中的地址解码、控制器中的指令解码、代码翻译、显示解码等。除此之外，还可以使用解码器实现各种组合逻辑功能。以下是逻辑设计中应用的示例。示例1解码器74138和适当的和非语句实现完整的减速器功能。整体降容器：通过减少、减少和从相邻的低位中减去操作，生成到父位和父位的逻辑电路。解决方案：受影响者用Ai表示，减少者用Bi表示，低借用者用Gi-1表示，差异用Di表示，相邻高借用者用Gi表示。方块图：4应用程式范例，21，允许实际表格写入差旅数Di和次要Gi的逻辑表示式如下：根据总衰减器的功能，可以获得

11、总衰减器的真值表如下表所示。22、解码器74138和非语句实现完整扩散器功能时，只要将整个扩散器的输入变量AiBiGi-1依次与解码器的输入A2、A1、A0连接，就可以通过解码器将固定操作级别固定到输入端，从而从解码器输出中获得输入变量的最小项“非”。根据整体降容器的输出函数表达式，将相应最小项的“not”发送到和非语句输入，可以使用整体降容器功能。逻辑电路图如下图所示。类型：编码器有多种类型，具体取决于编译信号的特征和要求，包括最常用的2-10进制编码器(也称为十进制-BCD代码编码器)和优先级编码器。功能：编码器的功能与解码器完全相反。也就是说，将输入信号组织成一定的模式，为每组输出代码赋

12、予唯一的含义。2，编码器，1 2-10进制编码器，(1)功能：将10进制09分别编码为4位BCD代码。第7章中，10个输入部表示10个不同的数字，4个输入部表示相应的BCD代码的规模通用集成电路及其应用。方块图如下所示：(2)方框图、尺度通用集成电路和第7章，注：2-十进制编码器的输入信号是互斥的。也就是说，在任何时候都只允许一个输入器作为有效信号。最常见的是8421编码器(例如，按键8421编码器)(请参阅教材中的详细内容)。2优先级编码器，(1)功能：识别输入信号的优先级等级，选择优先级最高的编码器执行优先级管理。第7章，数字系统中实现优先级管理的重要逻辑组件规模通用集成电路及其应用。与上

13、述2-10进制编码器的最大区别在于，首先编码器的各个输入不互斥，因此多个输入部可以同时是有效的信号。优先级编码器中的每个输入具有不同的优先级，当多个输入信号有效时，识别输入信号的优先级，对其中优先级最高的项目进行编码以生成相应的输出代码。(2)普通芯片：MSI优先编码器74LS148。7.1.3多通道选择器和多通道分配器是数字系统中常用的中型集成电路。基本功能是多通道数据选择和分配，在公共传输线上完成多通道数据分时传输。此外，还可以实现多种逻辑功能(例如数据的并行字符串转换、序列信号生成等)和多种逻辑函数功能。multiplexer(也称为Data selector或Multiplexer)通

14、常表示为MUX。多输入、单输出组合逻辑电路。1，多通道选择器，第7章，规模通用集成电路及其应用，1逻辑特性，(1)逻辑功能：从多输入到输出端选择特定路径，输出对的选择由选择控制控制。通常，具有2n-way输入和1-way输出的多选择器具有n个选择控制变量，控制变量的每个值组合将选定的1-way输入发送到输出。(2)构成想法的多通道选择器的配置思路与单通路多掷开关(即7章规模的通用集成电路及其应用)、28，2通用芯片、典型MSI多选择器的4路选择器、8路选择器、16路选择器相同。，(1) 4路数据选择器74153，图(a)，(b)是模型74153的双4路选择器的插针排列图和逻辑符号。此芯片上有两

15、个四路选择器。其中D0D3是数据输入端。A1、A0用于控制端选择；y是输出。g代表能量端。29，(2)四向数据选择器74153的菜单，(3)74153的输出函数表达式，在表达式中，mi选择由变量A1，A0组成的最小项，Di是I侧输入数据，值为0或1。30，同样，可以创建由2n道路选择器的输出表达式、表达式、未选择控制变量An-1、An-2、A1、A0组成的最小条目；Di在2n-way输入中使用0或1值进行I-way数据输入。3应用示例，多通道选择器除了多通道数据选择的基本功能外，还主要用于在逻辑设计中实现各种逻辑函数功能。31，示例使用多路复用器实现逻辑函数，如F(A，B，C)=m(2，3，5

16、，6)。因为给定函数是3变量函数，所以可以使用8路数据选择器来实现8路数据选择器74152的功能。案例：使用变数a、b、c做为8向资料选取器的选取变数，选取8向资料选取器的D0=D1=D4=D7=0，D2=D3=D5=D6=1。32，使用8路选择器实现给定函数的逻辑电路图，如下图所示。上述方案提供了使用具有n个选择控制变量的多个选择器实现n个变量函数的一般方法。33，例如，假设使用4-way数据选择器实现逻辑函数F(A，B，C)=m(2，3，5，6)，首先选择函数的三个变量中的两个作为选择控制变量，然后确定选择器的数据输入。假设选择a，b连接到选择控件结束A1，A0，如果要将函数f的表达式表示

17、为34，4-way选择器的输出w等于函数f，只需要，因此，可以使用四向选择器74153创建实现给定函数功能的逻辑电路图。因此，可以创建实现给定函数功能的逻辑电路，如下图所示。35，示例使用4路选择器对4变量逻辑函数f (a，b，c，d)=m (1，2，4，9，10，11，12，14，15)的逻辑，如果使用4路选择器实现函数，则必须选择函数的四个变量中的两个作为MUX的选择控制变量。原则上，此选择是随机的，但在适当的时候可以简化设计。36，选择变量a和b作为选择控制变量，选择c和d作为选择控制变量，如上所示，作为n个选择控制变量的MUX实现n个以上变量的函数时，MUX的数据输入函数Di通常是两个以上变量的函数。函数Di的复杂性与选择控制变量的确定相关，只有通过对各种方案的比较，才能获得最简单、最经济的方案。第二，多个分发程序，也称为数据分发程序，通常Demultiplexer是.多分配器的结构与多通道选择器相反。多输出组合逻辑组件，选择控制变量决定输入输出的方式。四向分布器的逻辑符号，如图所示。第7章，规模通用集成