外部存储器控制器IP设计_第1页
外部存储器控制器IP设计_第2页
外部存储器控制器IP设计_第3页
外部存储器控制器IP设计_第4页
外部存储器控制器IP设计_第5页
已阅读5页，还剩10页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、1,外部存储控制器,2,EMI的作用,连接在AHB总线上，管理片外存储器，如FLASH、SRAM、DDR等,SDRAM,EMI,片内,片外,SRAM,FLASH,3,EMI在SoC芯片中的位置,EMI,4,SRAM控制器IP的设计,接口信号AHBSlave接口信号输出给SRAM的控制信号,5,AHB接口（标准SLAVE),6,片外SRAM存储器接口（标准）,7,SRAM接口读时序,*IDT71V416,8,SRAM接口读时序,*IDT71V416,9,SRAM接口写时序,*IDT71V416,10,SRAM接口写时序,*IDT71V416,11,寄存器设计,片选配置寄存器片选信号的地址范围WE

2、信号从低电平到高电平后保持高电平所需要的cycleWE信号保持低电平（有效）需要的时钟周期数片选有效后WE保持高电平需要的时钟周期数OE信号从低电平到高电平后保持高电平所需要的cycleOE信号保持低电平（有效）需要的cycle片选有效后OE保持高电平所需要的cycle片选从低电平变为高电平之后保持高电平的cycle地址有效后片选保持为高电平（无效）的cycle片选功能使能,12,SRAM控制器结构,13,SRAM控制器模块划分,BUSInterface处理AHB接口信号区分寄存器操作、存储器操作Register控制存储器地址范围、位宽控制存储器访问的方式SRAMFSM处理有效的存储器操作考虑各种传输类型Burst长度、数据位宽、读/写控制输出信号的时序SRAMInterface根据FSM的控制输出相应的信号给SRAM匹配总线位宽和SRAM位宽,14,SRAM控制器FSM的设计,Idle状态读数据准备状态读数据状态写数据准备状态写数据状态,15,EMI模块设计小结,挂接在AHB总线上接口信号AHB总线接口信号片外存储器SRAM控制信号子模块划分总线接口模块SRAM接口

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论