微机原理与接口技术(5-1)

1、第五章 存储器,朱亚萍 杭州电子科技大学自动化学院,微机原理与接口技术,2,内容提要,存储器概述 随机存取存储器RAM 只读存储器ROM CPU与存储器的连接,第五章 存储器,3,5-1 存储器概述,功能：用来存放当前正在使用的或经常使用的程序和数据。 特点：快速存取、容量较小，CPU可以直接对它进行访问，一般是用半导体存储器件构成。 容量大小：受到地址总线位数的限制。8086系统，20条地址总线，可以寻址内存空间为1M字节；80386系统，32条地址总线，可以寻址4G字节。 存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前要运行的应用软件。,1内部存储器

2、,一、存储器分类,4,（1）RAM随机存取存储器（Random Access Memory）,CPU能根据RAM的地址将数据随机地写入或读出。 电源切断后，所存数据全部丢失。 通常所说的计算机内存容量有多少字节，均是指RAM存储器的容量。,SRAM静态RAM（Static RAM）,静态RAM速度非常快，只要电源存在内容就不会自动消失。 它的基本存储电路为6个MOS管组成一位，因此集成度相对较低，功耗也较大。 一般，高速缓冲存储器(Cache memory)用它组成。,5,DRAM的内容在10-3或10-6秒之后自动消失，因此必须周期性地在内容消失之前进行刷新(Refresh)。 由于它的基本

3、存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。 DRAM运行速度较慢，SRAM比DRAM要快25倍，一般，PC机的标准存储器都采用DRAM组成。,DRAM动态RAM（Dynamic RAM）,6,（2）ROM只读存储器（Read Only Memory）,ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，电源关掉，也不会丢失，ROM中通常存储操作系统的程序(BIOS)或用户固化的程序。,PROM可编程ROM（Programable ROM） 由厂家生产出的空白存储器，根据用户需要，利用特殊方法写入程序和数据，即对存储器进

4、行编程，但只能写入一次，写入后信息是固定的，不能更改，适合于小批量使用。,7,EPROM可擦除、可编程ROM（Erasable PROM） 可由用户按规定的方法多次编程，可通过紫外光照擦除，以便重新固化新数据。这对研制和开发特别有利，因此用于十分广泛。 EEPROM电可擦除可编程ROM（Electrically Erasable PROM） 可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。 闪存（Flash Memory） 闪存用设备写入内容后，可由加电擦除其部分内容，芯片可反复使用。闪存允许多线程重写，速度快，灵活性好。,8,功能：用来存放相对来说不经常使用的程序或者数据或

5、者需要长期保存的信息。 特点：存取速度慢、容量大，可以保存和修改存储信息， CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成 。 容量大小：不受限制 存放内容：系统软件、应用软件、其他长期保存程序和数据。,2外部存储器,9,外部存储器主要有：,磁记录存储器，包括软盘和硬盘； 光盘存储器：光盘是利用激光技术存储信息的装置，光盘存储器由光盘片和光盘驱动器组成； Flash存储器：集成度高；是固体的存储介质，没有硬盘那样的机械装置，可靠性好，不易损坏；既有SRAM读写的灵活性和较快的访问速度，又有掉电后不丢失信息的特点。,10,二、存储器组

6、织,16位微机系统配置两个存储体，分别连接数据总线D7D0和D15D8，一次数据总线传送16位数据；,32位微机系统配置4个存储体，分别连接数据总线D7D0，D15D8， D23D16及D31D24，一次数据总线传送32位数据；,Pentium以上微机系统配置8个存储体，分别连接64位数据总线。,11,三、半导体存储器的指标,衡量半导体存储器的指标很多，诸如可靠性、功耗、价格、电源种类等，但从接口电路来看，最重要的指标是存储器的容量和存取时间。,1.容量,存储器芯片的容量是以存储1位二进制数（bit）为单位的，故存储器的容量即指每个存储器芯片所能存储的二进制数的位数。 由于在微型机中，数据大多

7、以字节（byte）为单位并行传送的。因此，对存储器的读写也是以字节为单位寻址的。,12,存储器芯片因为要适用于1位、4位、8位、16位等计算机的需要，或因工艺上的原因，其数据线也有1位、4位、8位、16位之不同。 虽然微型计算机的字长已经达到16位、32位，甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型机中，一次可同时对2、4、8个单元进行访问。,存储器芯片容量单元数数据线位数,13,2.存取时间,存储器接收到从CPU给出的有效地址到完成一次读出和写入数据所需要的时间。,MOS型存储器的功耗小于相同容量的双极性存储器，CMOS器件功耗低，速度慢；HMOS的存储器件在速度、功耗、容量

8、方面进行了折衷。,3.功耗,14,Flash Memory寿命大于EEPROM，EEPROM寿命大于EPROM。,4.可靠性,5.寿命,6.价格,指存储器对电磁场和温度变化等的抗干扰能力，以及高速使用时的正确存取能力。,存储器本身的价格、附加电路的价格。SRAM的价格高，但速度快；DRAM相对廉价，但是速度较慢。,15,5-2 随机存取存储器RAM,1静态RAM的构成,一、静态随机存取存储器（SRAM）,T1T4构成双稳态触发器，两个稳定状态分别表示1和0；T5、T6为门控管，当行选择线X1为高电平时， T5、T6管导通，T7、T8也是门控管，当列选择线Y1也为高电平时， T7、T8管导通，内

9、部数据线与外部数据线接通，可读/写该存储单元。,图5-1 6MOS管静态存储电路,单元电路,16,静态RAM的特点 访问速度快，访问周期达2040ns；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗也较大，它适合在小容量存储器中使用。,通常由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成，如图5-2所示。,静态RAM存储器芯片内部结构,17,图52 SRAM组成结构原理图,18,存储矩阵 一个基本存储单元存放一位二进制信息，一块存储器芯片由基本存储单元构成矩阵；两种构成方式： 字结构方式：一个字节的8位制作在一块芯片上，选中芯片可一次性读/写8位信息，封

10、装时引线较多。例如：4K的存储器芯片由5128组成，访问它要9根地址线和8根数据线。 位结构方式：一个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。优点是芯片封装时引线少，例如：4K存储器芯片由40961组成，访问它要12根地址线和1根数据线。,19,地址译码器 CPU读/写一个存储单元时，先将地址送到地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器，由地址译码器选中所需要的片内存储单元，最后在读/写信号控制下读出或写入。 址译码器完成存储单元的选择，有线性译码和复合译码两种方式，一般采用复合译码。 如40961的位结构芯片排列成6464矩阵，A0A6达到X译码器（行

11、译码），A7A11送到Y译码器（列译码）。如图5-2所示，X和Y译码器各输出64根线，X和Y同时选中的单元为所访问的存储单元；若采用线性译码器，12根地址线输入到地址译码器后，有4096根输出线来选择存储单元。,20,控制逻辑与三态数据缓冲器 存储器读/写操作由CPU控制，CPU送出的高位地址经译码后，送到逻辑控制器的CS端，即产生片选信号，选中存储器芯片，当读/写控制信号送到存储器的R/W端时，存储器中的数据经三态数据缓冲器送到数据总线上或将数据写入存储器。,21,2静态RAM的例子,图53 2114内部结构图,2114（1K4位） 6116（2K8位） 6264（8K8位） 62128（1

12、6K8位） 62256（32K8位）,22,图54 2114引脚图,23,图55 6264内部结构图及引脚图,24,图56 62128芯片引脚图,图57 62256芯片引脚图,25,二、动态随机存取存储器（DRAM） 1动态RAM的构成,最简单的动态RAM的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但它利用电容存储电荷来保存信息的，电容通过MOS管的栅极和源极缓慢放电而丢失信息，必须定时对电容充电，也称作刷新。 为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，因此，对存储器进行访问时，总是先由行地址选通信号RAS把行地址送入内部设置的行地址锁

13、存器，再由列地址选通信号CAS把列地址送入内部设置的列地址锁存器，并由读/写信号控制数据的读出或写入。 刷新和地址两次打入是DRAN芯片的主要特点！,26,单元电路 动态RAM基本单元主要有：4管动态RAM、3管动态RAM、单管动态RAM。它们各有特点： 4管动态RAM：使用管子多，使芯片容量小，但器件的读出过程就是刷新过程，不用为刷新而外部另加逻辑电路； 3管动态RAM：所用管子少一点，但读/写数据线分开，读/写选择线也分开，要另加刷新电路； 单管动态RAM：所用器件最少，但读出信号弱，要采用灵敏度高的读出放大器来完成读出功能。,27,存储信息的原理 以单管动态RAM为例说明其工作原理。,图

14、58 单管动态RAM基本存储单元,读操作 行地址译码使行选择信号为高电平行上管子Q导通刷新放大器读取电容C上的电压值折合为“0”或“1”列地址译码使某列选通行和列均选通的基本存储单元允许驱动读出数据。,28,图58 单管动态RAM基本存储单元,写操作 行和列的选择信号为“1”基本存储单元被选中数据输入/输出线送来的信息通过刷新放大器和Q管送到电容C数据写入存储单元。,29,2动态RAM的刷新 刷新 把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷上的信息。 原因 动态RAM都是利用电容存储电荷的原理来保存信息的，由于MOS管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容

15、会逐渐放电使信息丢失，所以动态RAM需要在预定的时间内不断进行刷新。 注意 两次刷新的时间间隔与温度有关。 动态存储器的刷新是一行一行进行的，每刷新一行的时间称为刷新周期。刷新方式有集中刷新方式和分散刷新方式两种。,30,DRAM控制器,31,CPU和DRAM之间的接口电路，把CPU的信号转换成适合DRAM芯片的信号，解决DRAM芯片地址两次打入和刷新控制等问题。DRAM控制器包括下列功能电路： 地址多路器：把来自CPU的地址转换成行地址和列地址，分两次送到DRAM芯片，实现DRAM芯片地址的两次打入。 刷新定时器：完成对DRAM芯片进行定时刷新的功能。 刷新地址计数器：只用RAS的刷新操作，

16、需要提供刷新地址计数器。对内部具有这种刷新地址计数器的芯片，可以采用CAS在RAS之前的刷新方式。,32,仲裁电路：来自CPU的访问存储器的请求和来自刷新定时电路的刷新请求同时产生时，由仲裁电路对两者的优先权进行裁定。 定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE，供DRAM芯片使用。,33,图5-10 Intel 2164A 内部结构示意图,Intel 2164是64K1的DRAM芯片，内部有4个128128基本存储电路矩阵，如图510所示。,3动态RAM例子,34,图5-11 Intel 2164A 引脚与逻辑符号,说明： Intel 2164片内有64K个地址单

17、元，需要16条地址线寻址。采用行和列两部分地址，地址线只需8条。 内部有地址锁存器，利用外接多路开关，先由RAS信号选通8位行地址并锁存。再由CAS信号选通8位列地址并锁存，16位地址选中64K存储单元之中一个。,35,64K存储体有4个128128的存储矩阵，每个128128的存储矩阵，由7条行地址和7条列地址进行选择，再由1/4 I/O门选中一个单元进行读写。 刷新时由一个行地址同时对4个存储矩阵的同一行，即4128512个单元进行刷新。 由WE控制数据的读或写，2164芯片无专门的片选信号，行选通信号可认为是片选信号。,36,4.内存条,同步动态随机存取存储器（SDRAM）,处理器访问S

18、DRAM时，SDRAM的地址信号、数据信号以及控制信号都是在系统时钟的上升沿采样或者驱动的，这样就可以使得SDRAM的操作和系统严格同步进行，避免产生盲目的等待状态，从而提高了存储器的访问速度。,双倍数据率同步动态随机存取存储器（Double Data Rate SDRAM，DDR SDRAM）,DDR SDRAM存储器在一个时钟周期内传输两次数据，它能够在时钟的上升沿和下降沿各传输一次数据。,37,第二代双倍数据率同步动态随机存取存储器（DDR2 SDRAM）,DDR2 SDRAM存储器每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。,38,三、存储器的工作

19、时序（自学） 1.静态存储器对读周期的时序要求,39,2. 静态存储器对写周期时序要求,40,1CACHE技术 将经常访问的代码和数据保存到SRAM组成的高速缓冲器中，把不常访问的数据保存到DRAM组成的大容量存储器中，这样使存储器系统的价格降低，同时又提供了接近零等待的性能。 CACHE在系统中的位置：位于CPU和主存储器之间容量小而速度快的存储器，通常由SRAM组成。 开机时，CACHE中无任何内容，当CPU送出一组地址去读取主存储器时，读取的存储器的内容被同时“拷贝”到CACHE之中。,四、高速缓冲存储器Cache,41,此后，每次CPU读取存储器时，CACHE控制器要检查CPU送出的地

20、址，判别CPU要读取的数据是否在CACHE存储器中。若是存在于CACHE之中，则称为CACHE命中，CPU可以用极快的速度从CACHE中读取数据。若不存在于CACHE之中，则称为CACHE未命中。,42,Cache的组成：主存储器来的数据 + 数据在主存储器中的地址,2CACHE的结构,全相联CACHE（Fully Associative Cache） CACHE中存放：互不相关的数据块 + 每个数据块在主存储器中的地址（存放在地址标志存储器Tag中）。 CPU访问时：先以欲访问的地址和地址标志存储器Tag中地址逐一比较，相同则命中。 直接映象CACHE（Direct Mapped Cache

21、） 主存储器分成若干页，每一页与CACHE存储器的大小相同 CACHE中的Tag存储器保存主存储器的页号 CACHE中的索引字段保存主存储器在此页中的偏移地址 只要比较Tag中的页号即可。,43,通写式 CACHE中数据一经修改，即写入主存储器相关的存储块中。 回写法 CACHE中数据一经修改，不立即改写主存，只有当CACHE中的数据块被其他数据替换时，才写回到主存。,成组相联CACHE（Set Associative Cache） CACHE中具有多组直接映象的CACHE。 每组CACHE中采用直接映象结构 组之间采用全相联结构 先确定所在“组”，再确定“CACHE页”。,3CACHE的数据

22、更新,44,5- 3 只读存储器ROM,ROM中信息是在芯片制造是由厂家写入的，用户对这类芯片无法进行任何修改。 这类ROM可由二极管、双极型晶体管和MOS型晶体管构成，每个存储单元只用一个耦合元件，集成度高。 MOS型ROM功耗小，但速度比较慢，微型计算机系统中用的ROM主要是这种类型。 双极型ROM速度比MOS型快，但功耗大，只用在速度要求较高的系统中。 在数量较少时，掩膜ROM造价很贵，如果进行批量生产，就相当便宜了。适用于计算机系统开发完成后，大批量使用。,一、掩膜型ROM,45,将设计的程序固化进去后，ROM内容不可更改。 PROM由二极管矩阵组成，用可熔金属丝连接存储单元发射极，出

23、厂时所有管子的熔丝都是连着的。写入时，利用外部引脚输入地址，对其中的二极管进行选择，使某些二极管上通以足够大的电流，把所选定回路的熔丝烧断，这些被烧断的二极管代表“0”，未烧断的二极管代表“1”，从而实现了一次性信息存储，不能再进行修改。 PROM价格与生产批量无关，但造价比较贵，非批量使用时可用PROM，批量使用时用掩膜型ROM比较便宜。,二、可编程只读存储器 （PROM）,46,三、可擦除可编程只读存储器 （EPROM）,图513 EPROM电路原理图,47,1EPROM工作原理,实现EPROM的技术是浮栅雪崩注入式技术，信息存储由电荷分布决定，MOS管的栅极被SiO2包围，称为浮置栅，控

24、制栅连到字线。平时浮置栅上没有电荷，若控制栅上加正向电压使管子导通，则ROM存储信息为“1”。 编程写入时若在漏极和衬底、漏极和源极间加上+25V电压，使内部PN结反向击穿，形成较大的电流，部分电荷会在浮置栅上捕获注入。当电压移去后由于绝缘层的包围，注入的电荷无法泄漏，相当于管子开启电压提高，控制栅上加上正向电压(+5V)后，管子仍截止，ROM存储信息为“0”。,48,平时浮置栅上的电荷由于没有放电通路，在125条件下经过10年后仍能保持70的电荷，因此可以作为只读存储器长期保存信息。 EPROM芯片上有一个石英窗口，当紫外光源照到石英窗口上，电路浮置栅上的电荷就会形成光电流泄漏走，使电路恢复起始状态，从而把写入的信息擦去，这样又可对EPROM重新编程。 一块EPROM在初始状态下，所有的位均为“1”、写入时只能将“1”改变为“0”，用紫外光照后才能将“0”变为“1”，CMOS器件则相反。 一般光照15分钟左右，视具体器件型号而定，光照时间过长，也会影响器件使用寿命。,49,2. EPROM例子,图514 2764芯片引脚图,PGM：编程脉冲控制输入端 VPP：编程电压输入端,50,四、电可擦除可编程只读存储器 （EEPROM）,EEPROM主要优点是能在应用系统中进行在线读写，并在断电情况下保存的数据信息