第七章异步时序逻辑电路

1、第7章异步时序逻辑电路吉林大学，异步时序逻辑电路的特点和模型，1。同步时序逻辑电路的特点是，每个触发器的时钟端都连接在一起并连接到系统时钟端；只有当时钟脉冲到达时，电路的状态才能改变；改变的状态将保持到下一个时钟脉冲的到来，而不管外部输入x是否改变；状态表中的每个状态都是稳定的。2.异步时序逻辑电路的特性。除了带时钟的触发器之外，不带时钟和延迟元件的触发器也可以用作存储元件；电路中没有统一的时钟；电路状态的变化直接由外部输入的变化引起。根据外部输入是脉冲信号还是电平信号，异步时序逻辑电路可分为脉冲异步时序电路和电平异步时序电路。对输入脉冲信号的两个限制：脉冲信号不允许同时出现在两条或多条输入线

2、上；第二输入脉冲的到达必须在第一输入脉冲引起的整个电路响应结束之后。7.1脉冲异步时序逻辑电路的分析，其分析方法与同步时序逻辑电路基本相似，只注意触发器时钟端的输入情况。在同步时序电路中，时钟端的输入只是“时间”。分析步骤如下：(1)写出电路的输出函数和激励函数表达式。(2)列出电路状态转移真值表或写出子状态方程。(3)制作状态表和状态图。(4)绘制时间图，用文字描述电路的逻辑功能。从分析步骤来看，异步时序电路的分析与同步时序电路的分析相同，但每一步在实现时都是不同的。下面举例介绍脉冲异步时序电路的分析方法。例：分析下图所示的脉冲异步时序逻辑电路，求解：写出输出函数和激励函数的表达式，制作状态

3、转移真值表：制作状态表和状态图：根据转换真值表，绘制状态图，绘制时间图，解释电路功能：(略)。这个电路是一个三进制计数器。例：分析下图所示的脉冲异步时序逻辑电路，根据转换真值表，可以制作下列状态表和状态图，可以绘制时序图，可以解释电路功能。当连续输入两个或多个x1脉冲时，电路输出一个或多个脉冲，在其他情况下输出为0。这是一个x1脉冲检测器。试分析下图所示的脉冲异步时序逻辑电路。解：(1)求出输出函数和控制函数：zq1j0，k01j11k1cp0xcp1，并把Ji和Ki引入到JK触发器的特性方程中，可以求出：(2)求出子状态方程：脉冲异步时序逻辑电路JK触发器的特性方程为：并从子状态方程中，可以

4、求出状态转移真值表：例：分析下图所示的脉冲异步时序电路，求解：写出输出函数和激励函数的表达式，并注意的跳变时间该公式表明，触发器的状态只能在CP为逻辑1时改变，并且只有当时钟有效跳变时，CP为逻辑1。写出电路的状态方程，并将三个触发器的激励函数代入触发器的子状态方程。结论是高阶触发器的子状态不仅与触发器的当前状态有关，而且与触发器的子状态有关。在填写状态时，通常是从低位到高位填写。画一张时间表，解释电路的功能。从状态图可以看出，该电路是一个八进制减1计数器，其输出是一个借信号。示例：分析下图所示的脉冲异步时序逻辑电路。Q2: J2=1k2=1触发器的时钟来自前一级，K01触发器的时钟是外部时钟

5、，所以CP0=CP=1到Q1: J1=1 K1=1=1触发器的时钟来自前一级触发器的输出，所以解决方案是：(1)找到输出函数和控制函数：到Q0:并且也来自控制下的CP。(2)依次写出从触发器Q0到Q2的子状态方程：(3)根据得到的触发器子状态方程，制作状态转移关系表，从状态转移关系表制作状态图。7.2脉冲异步时序逻辑电路的设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端，应将其视为激励，并应注意脉冲异步时序电路对输入脉冲的两个限制。在实施例：中设计了“X1X2X2”脉冲序列检测器。它有两个脉冲输入X1和X2，输出为z。要求X1和X2不能同时出现在输入端。当输入脉冲序列为“X1X2X2”

6、时，产生输出脉冲Z，其脉冲宽度与X2相同。解决方法：(1)制作原始状态表和原始状态图，(2)简化状态，(3)分配状态根据状态分配的基本原理，得到A10、B00和C01。时钟控制端子被视为激励端子。因此，可以获得以下激励表：qnqn qn 1cpd、qn qn 1cpd、00d0、0111、1010、11d1、110d、1010、0111、000d。在设计中，D触发器的特性方程写成：Qn 1=D CP，(4)。(4)选择触发器并确定激励功能和输出功能，x2x1，q1q0，cp1，x2x1，q1q0，CP0，x2x1，q1q0，D1，x2x1，q1q0，d0，当且仅当电路接收的输入脉冲序列为x1x

7、2x3时，输出z从0变为1，并且仅当另一个x2脉冲出现时，输出z从1变为0。典型的输入和输出波形如图所示。解决方案：由摩尔电路建立原始状态图和状态表。从观察可以看出，这个表是最简单的状态表，不需要简化。状态分配：AB，AC，CD，BC和AD原则1应该是相邻的。原则2中的AB、AC、BC和AD应该是相邻的。根据原则3，AB、AC和BC应该是相邻的。原则4中的a是逻辑0。确定激励函数和输出函数的表达式，D2，CP2，CP1，注意：简化只能在指定的列中执行。，绘制逻辑电路图：并尝试设计一个带J-K触发器的异步十六进制加法计数器。制作十六进制加法计数器：的状态图，将时钟控制端视为激励端。因此，可以获得

8、以下激励表：qnqn1cp j k、qnqn1cp j k、00d0d。0.111 d，1.01 d 1，1.1 d 0，1.10 d，1.01 d 1，0.11 d，0.00 d，J-K触发器的特性方程在设计中写成：0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0d 1 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1d 1 1 1 0d d d d d d d d d d d d d d d d，Q3nQ2nQ1n Q3n 1Q2n 1Q1n 1 CP3CP2CP1 Z、 0 0 0 0

9、 1d d d D1 d 0 1 0 1 0 0 1 0 1 0 0d 1d 1d 1 1 1 0 1 0 1 0 1 1d d 1d 0 1 0 1 0 1 1 1 0 1d 1 1 0 1d 1d 1 1 1 1 0 1 0 1 0 1 0 1 0 1d 1d 1d 1d 1d 0 0 1 0 1 1 0 1 0 0 0d 1 0d 1 1d 1 1 1 1 0d d d d d d d d d d d d d 1 1 1d d d d d d d d d d d d d d d，Q3nQ2n Q1n Q3n 1Q2n 1n 1JBOY3乐队K3 J2 K2 J1 K1、CP3 CP2 C

10、P1 Z、Q2nQ1n，00，01，11，10，0，1，1，1，1，d，1，1，1，d，Q3n，CP1，Q2nQ1n，00，01，11，10，0，1，0，1，d，1，0，0，d，Q3n，Q2nQ1n，00，01，11，10，0，1，d，d，0，d，1，d，d，Q3n，J2，CP2，Q2nQ1n，00，01，11，10，0，1，0，1，1，1，1，1，d，0，0，0，0，0对于上图中的异步时序逻辑电路框图，可以使用一组等式，y=Y1YR3360激励状态，Z=Z1 Zm :输出状态，并且在：延迟元件的延迟时间电路中，Z和Y随着X的改变而改变。Y改变之后的延迟形成反馈到输入端的次级状态Y，从而导致电

11、路状态的进一步改变。直到Y=y，电路进入稳定状态。(1)两个或多个输入电平不允许同时改变。(2)在由输入电平的第一次跳变引起的整个电路响应完成之后，允许输入电平的第二次跳变。为了使电平异步时序电路正常工作并能预测电路状态转换，输入信号限于3360。5.3.1级异步时序逻辑电路的描述方法，例如：由或非门组成的基本RS触发器的激励功能和输出功能为：状态转移真值表为：状态转移表为：如果输入状态不变，如果激励状态与次级状态相同，则称为稳定状态。在输入状态不变的情况下，如果激励状态不同于次级状态，则称为不稳定状态。电路的一般状态包括两部分，输入状态和辅助状态，表示为(x，y)。每个稳定的一般状态都是一个

12、独立的状态，通常用字母或数字来表示。以上例子的流程图是：分析步骤： (1)根据电路写出输出方程和激励方程(2)制作状态流程图(3)制作时序图(4)说明电路的功能，分析5.3 .2级异步时序逻辑电路，尝试分析例子1中的以下电路：电路的激励方程和输出方程为：以下流程图用于描述电路状态转换：y/z，yx1x 2=00x 1 x2=01x x2=11 x2=10，(0)/0，1/1c，(0)/0b，(0)/0a，(1)t1 T2 T3 T4 t5 T6 T7 t8 T9 T10 t11 T12 t13 t14 t15，00 10 11 11 01 01 00 01 11 11 10 00 01 01

13、00，(00，0)，(10，0)，(0，0)，(b)如果稳定状态(I)和(j)是相容的，那么(I)和(j)是相容的，并且可以组合成稳定状态(I)；(4)简化原始流程图。(4)稳定态(1)或不稳定态(1)和不相关态可以合并成稳定态(1)或不稳定态(1)，两个不相关态合并后仍然不相关。以这种方式，同步时序电路的简化方法和步骤3360可用于简化流程图，找出兼容的行和合并图以获得最大的兼容类，并选择最小封闭覆盖作为最小流程图，以及(j)、(c)如果稳定状态(I)和(j)兼容，则不稳定状态(I，被视为隐式表：A、B、C、D、E、B、C、D、E、F、b)，(d)，(c，e，f)，a，b)，(d)，(c，e，f，根据一致线，制作一个合并图：显然，最大的一致类集(A，B)，(d)，(C)生成闭包清单：闭包兼容性类x2x1=00x2x1=01x2x1=11x2x1=10 (a，b) (a) (b) d c (d)-f (d) c (c，e，f) a (f) (e) (c)，(C，e，f)分别被替换为A，B，C， 并且可以获得最小流程图：y/z yx2x 1=00x 2x 1=01x 2x 1=11x 2x 1=1