SR触发器原理

1、第六章触发器,【本章主要讲授内容】 1.触发器的性质与分类； 2.触发器的功能； 3.触发器的结构和触发方式； 4.触发器的时间参数。 【本章重点、难点内容】 1.重点：各种逻辑功能的触发器及其应用 2.难点：触发器的应用,JHR,概述 时序逻辑电路与组合逻辑电路的不同之处在于，它的输出不仅与当前的输入有关，而且还与前一时刻的电路状态有关。因此，时序逻辑电路需要对前一时刻的状态进行记忆，完成记忆功能的部件称为存储单元。触发器就是时序逻辑电路中实现记忆功能的基本存储单元。 本章主要介绍触发器的性质、功能和结构，触发器的触发方式，及常用的集成电路触发器。,JHR,第一节触发器的性质与分类 一、触发

2、器的基本性质,在数字系统中，常常需要记忆和存贮各种数据和信息，实现这些记忆和存贮的电路叫做双稳态触发器，简称触发器。 双稳态触发器具有两个稳定的工作状态，即端Q1， 0是一种稳定的工作状态；Q0， 1是触发器的另一种稳定状态。 如果没有信号的触发，触发器将永远保持原来的状态不变（不能断电）。利用触发器的这一特点，可以用来存贮和记忆信息。,JHR,一个触发器可以记忆和存贮一位二进制信息。触发器是一种最基本的记忆单元电路。它除了记忆和存贮单元外，也可以构成各种计数器。,二、基本RS触发器 1.基本RS触发器电路组成和工作原理 基本RS触发器由两个与非门交叉耦合组成。,符号,原理图,与非门逻辑规律：

3、有0出1，全1出0,JHR,二、基本RS触发器工作原理,Q、 是触发器的输出端，当Q0， 1时，称触发器状态为0；Q1，0时称触发器状态为1。即用触发器Q端的值表示触发器的状态。 是触发器的信号输入端，端称为触发器的置1（或称为置位）输入端；端称为触发器的复0（或称为复位）输入端。根据与非门的逻辑关系有： （1）当0，1时，则 1，Q0，触发器被复0（即触发器的状态为0）。,JHR,（2）当1，0时，则 0，Q1，触发器被置1（即触发器的状态为1）。 （3）当1，1时，触发器的状态不会发生变化，即触发器具有保持的功能。 （4）当0，0时， 1，Q1，触发器两个输出端均为1，这是不允许的，称不确

4、定状态，,三、基本RS触发器功能描述 1.真值表,JHR,基本RS触发器的真值表,JHR,2.状态转移表,简写形式,Q表示原状态 Q1表示新状态,JHR,3.特性方程,4.波形图,JHR,第二节时钟触发器的逻辑功能 预备知识： 1.几个术语和符号 时钟输入端CP时钟脉冲的输入端，通常输入周期性时钟脉冲。 数据输入端也称控制输入端。对SR触发器，控制输入端是S和R；对D触发器，控制输入端是D；对JK触发器，控制输入端是J和K；对T触发器，控制输入端是T。 初态Qn某个时钟脉冲作用前触发器的状态，即原状态。,JHR,次态Qn+1某个时钟脉冲作用后触发器的状态，即新态，也称现态。 2.表达时钟触发器

5、的逻辑功能，常采用的四种形式 功能真值表 功能真值表以表格的形式表达在一定的控制输入下，在时钟脉冲作用前后，初态Qn向次态Qn1转化的规律，通常也称“状态转换真值表”。 激励表 激励表以表格的形式表达为在时钟脉冲作用下实现一定的状态转换（初态Qn次态Qn1），,JHR,应有怎样的输入条件。 状态图 以图形的形式表达在时钟脉冲作用下，状态变化与控制输入之间的关系，也称状态转换图。 特性方程 以方程的形式表达在时钟脉冲作用下，次态Qn1与控制输入及初态Qn之间的逻辑函数关系。,JHR,一、SR触发器 1.同步式SR触发器的逻辑原理图及功能真值表,JHR,SR触发器功能真值表,由功能真值表可归纳如下

6、： SR00状态不变 SR01置0 SR10置1 SR11不定,JHR,2.激励表,SR触发器激励表,3.状态图,JHR,4.特性方程 如将功能真值表所表示的触发器逻辑功能，经次态卡诺图的化简，便可得到该时钟触发器的逻辑表达式特性方程。特性方程反映出次态Qn1和数据输入（S、R）、初态（Qn）之间的关系：,JHR,（约束条件）,约束条件是为了避免触发器状态不定而给数据输入S、R规定的限制条件。,JHR,二、D触发器 1.同步式D触发器逻辑电路图、功能真值表,D触发器功能真值表,JHR,2.激励表,D触发器激励表,3.状态图,4.特性方程,JHR,三、JK触发器 1.同步式JK触发器逻辑电路图、

7、功能真值表,JK触发器功能真值表,JHR,2.激励表,JK触发器激励表,3.状态转换图,JHR,4.特性方程,四、T触发器 T触发器是JK触发器在JK条件下的特例，T触 发器只有一个控制输入端T。 1.T触发器逻辑电路图,JHR,2.功能真值表,T触发器功能真值表,JHR,3.激励表,T触发器激励表,4.状态转换图,JHR,5.特性方程,T0时，触发器保持原状态不变，即Qn+1Qn; T1时，触发器翻转，即Qn+1。,JHR,第三节时钟触发器的结构形式及触发方式 一、同步式触发器 时钟触发器的各种结构形式中最简单的是同步式触发器。 所谓时钟触发器的触发方式是指时钟触发器在CP脉冲的什么时刻接收

8、控制输入信号，并且可改变状态。 1.同步式触发器的触发方式 现以同步式D触发器为例来分析。,JHR,电路图,工作原理,在CP脉冲为低电平时门3、门4被封锁，这时不管输入信号D是“0”，还是“1”，它们的输出、均为高电平，门1、门2是基本触发器，在、均为高电平时，不可能改变原状态。,JHR,当时钟脉冲CP到来，CP为高电平时，门3、门4的封锁被解除，它们的输出则由当时的输入数据来决定： 若D1时，0、1，基本触发器状态为“1”； 若D0时，1、0，基本触发器状态为“0”。 综上分析可知：同步式触发器在CP高电平期间接收控制信号，并改变状态，这种触发方式称为CP高电平触发方式，或简称电平触发。,J

9、HR,2.同步式时钟触发器的毛病空翻 同步式时钟触发器的触发方式是CP高电平触发，若在CP高电平期间，控制输入端状态改变，触发器的输出状态会跟着改变。 如果在一个时钟脉冲作用下，触发器的状态发生了两次或两次以上的翻转，变就叫做“空翻”。 对于触发器来说，“空翻”意味着失控，即触发器的输出不能严格地接时钟节拍动作。,JHR,现以SR触发器为例来说明空翻现象：,在一个时钟脉冲内，触发器输出状态变化了五次，这就是“空翻”现象。,JHR,为克服空翻现象，实现触发器状态的可靠翻转，对其进一步改进，产生了许多种结构的触发器，应用较多和性能较好的有维持阻塞触发器、主从式触发器和边沿触发器。 二、维持阻塞触发

10、器 维持阻塞型触发器是利用电路的维持阻塞线所产生的“维持阻塞”作用来克服“空翻”现象的时钟触发器。维持阻塞型触发器大部分都做成D型触发器，它的触发方式是边沿触发（一般为上升沿触发），即仅在时钟脉冲上升沿接收控制输入信号并改变状态。,JHR,1.电路结构及逻辑符号,置0维持线,置1维持线,置0阻塞线； 置1维持线； 置1阻塞线； 置0维持线。,JHR,逻辑符号表示,2.工作原理 CP0时，门3、门4被封锁，Q31、Q41，基本SR触发器保持原状态，即 Qn+1Qn CP1时，若D1，则门6导通，Q60；门5截止，Q51。门4截止，Q41，门3导通，Q30，且Q3反馈至门4及门5输入端，使得门4、

11、门5的输出端均为Q4Q51。,JHR,由于门3的输出Q30，门1截止，输出Q1，门3的两条反馈线使得该电路1态，阻止该电路牌0态。 若D0，则门6截止，门5导通，Q61，Q50。则Q40，Q31，Q0，门4的输出反馈至门6的输入端，门6截止，此时D外部激励变化不能改变门6的状态，使电路牌逻辑0态。 在反馈线的作用下，逻辑电路能够防止空翻现象发生。 维持阻塞型D触发器也称边沿D触发器。 3.维持阻塞D触发器的激励表,JHR,三、边沿触发器 边沿触发器是利用电路内部速度差来克服空翻现象的时钟触发器。 边沿触发器的触发方式是边沿触发，一般多采用下降沿触发方式，即仅在CP下降沿时刻接收控制输入信号并改

12、变状态。 对边沿触发器，不要求掌握其内部结构和工作原理，只要求掌握其边沿触发方式的特点。现举例说明其工作情况：,JHR,【例2】一个下降沿触发的JK功能边沿触发器，其初态为“0”，在已知CP、J、K波形的作用下，试画出其输出Q、的波形。 Q、的波形画法如下：,JHR,第1个脉冲下跳沿时，因为J1、K0，Qn+11，因此JK触发器会由“0”变“1”，其输出Q由01。 第2个脉冲下跳沿时，因为J0、K1，Qn+10，因此JK触发器由“1”变“0”，其输出Q，由10。 第3个脉冲下跳沿时，因为JK1，Qn+11，因此JK触发器由“0”变“1”，输出Q由01。 第4个脉冲下跳沿时，因为JK0，Qn+1

13、Qn1，因此JK触发器维持“1”状态不变，其输出Q、也保持原先的1、0状态。,JHR,四、主从触发器 主从触发器具有“主从结构”，并以“双拍工作”方式工作，以其主从触发方式克服空翻现象。 （一）主从JK触发器 1.电路结构及逻辑符号,主触发器,从触发器,JHR,2.工作原理 当脉冲CP1时，门7、门8被打开，而门3、门4被封锁，此时主触发器按照输入信号J、K的状态翻转，而从触发器则保持原状态不变。 当CP由1回0时，门7、门8被封锁，因而在CP0的整个时间段内，主触发器的状态不会改变。与此同时，门3、门4被打开，从触发器就按照与主触发器相同的翻转。使触发器在CP的一个变化周期中，其输出状态只改

14、变一次，从而有效地克服了空翻现象。,JHR,综上分析工作原理分两步完成： （1）在CP1时，主触发器接收信号，而从触发器状态不变。 （2）在CP的下降沿，将主触发器的状态传送给从触发器，使得,特性方程,并在CP0期间保持不变，此时主触发器不接收信号。 这样就保证了整个时钟周期内，从触发器只能在CP由10这一瞬间发生一次状态变化。,JHR,3.主从JK触发器状态表,由状态表可归纳如下： JK00状态不变 JK不同与J相同 JK11次态取非,4.波形图,JHR,JHR,五、时钟触发器的直接置位和直接复位 除了时钟脉冲输入端及触发器输出端外，绝大多数实际的触发器电路还有以下两个输入端： 直接置位输入

15、端 直接置位输入端也称作“直接置1端”，记着。直接复位输入端 直接复位输入端也称作“直接置0端”，记着。,JHR,JHR,、为低电平有效，要把触发器置成“0”状态时可在端加一负脉冲；要把触发器置成“1”状态时可在端加一负脉冲。但不允许同时出现0，0。触发器工作时1，1。 由此可见，时钟触发器可以通过以下两种途径改变状态： （1）不管CP和控制输入信号如何，通过直接置位端和直接复位端改变状态。 （2）在和为“1”的前提下，通过时钟脉冲CP和控制输入端改变状态。,JHR,六、触发器的逻辑符号,带置位、复位输入的上跳沿触发D触发器的新标准符号,带置位、复位输入的下跳沿触发JK触发器的新标准符号,JH

16、R,通过前面对各类触发器的分析可得： 触发器的基本性质有两个：一是有两个稳态Q0，1；二是可触发翻转。因此触发器可以用来存储二进制信息。,JHR,例题1设维持阻塞D触发器的初始状态Qn0。试画出在如图所示的CP、D信号作用下触发器Q端的工作波形。,维持阻塞D触发器是一个上升沿触发的触发器。,Q,JHR,例题2将如图所示波形作用在下降沿触发的边沿式触发器上，试画出触发器Q端的工作波形。设初态Qn0。,Q,JHR,例题3已知CP脉冲，对如图所示电路，画出其输出波形。设触发器的状态Qn1。,解解答这类问题的关键，是要能根据电路图列出相应的次态方程，然后分析它的触发脉冲是谁产生的以及触发器的状态翻转变

17、化的情况。在此基础上画出输出波形图。,JHR,CP,Q,例题4已知CP脉冲，对如图所示电路，画出其输出波形。设触发器的状态Qn1。,JHR,解,JHR,应用实例1用双JK触发器集成电路74LS76作为彩灯控制电路。,1.电路组成,JHR,2.电路功能分析 该电路将J1与K1、J2与K2连在一起，作为双T触发器使用，在时钟秒信号脉冲作用下，使LA、LB、LC三盏灯按如图所示的顺序亮暗。,JHR,应用实例2设计一个4人抢答逻辑电路。具体要求如下： （1）每个参赛者控制一个按钮，用按动按钮发出抢答信号。 （2）竞赛主持人另有一个按钮，用于将电路复位。 （3）竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3人再按动按钮对电路不起作用。 解电路如图所示：,JHR,JHR,电路功能分析：图中A、B、C、D四个按钮各由一名参赛者控制，按钮J由主