集成电路工艺试验_第1页
集成电路工艺试验_第2页
集成电路工艺试验_第3页
集成电路工艺试验_第4页
集成电路工艺试验_第5页
已阅读5页,还剩42页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、集成电路过程的实验,目录,1,实验1:CMOSIC单片集成过程和方法2,实验2 :测量晶体管9014的值和BVce 3,实验3 :数字电路功能测量4,实验L-edit集成电路的设计,实验1:CMOSIC单片集成电路完成了铝门CMOS IC工艺整体的实验操作,制作了铝门CMOS IC实验芯片2 .利用探针台和演示机,检查自己制作的铝栅CMOS IC芯片。 CMOS IC的基本处理步骤、CMOS IC集成电路的五个基本处理步骤包括氧化层的生长、光刻、掺杂(热扩散或离子注入)、沉积(蒸发)和蚀刻等。 (1)氧化层生长SiO2薄膜的方法有多种,例如热氧化、阳极氧化、化学气相沉积等。 其中热氧化和化学气

2、相沉积(CVD )最常用。 通过热氧化生成SiO2薄膜,是将硅晶片放入高温(10001200 C )的氧化炉中流过氧,在氧化气氛中使硅表面氧化,生成SiO2薄膜。 CMOS IC制造的工艺步骤,(2)光刻(1)涂布膏(2)预烘焙(3)曝光(4)显影(5)强膜(6)蚀刻(7)脱胶、CMOS IC制造的工艺步骤,(3)掺杂工艺集成电路CMOS IC制造的工艺,(4)沉积掩模层扩散或离子注入后,必须在硅表面形成膜,该工艺是沉积。 制作口罩的方法很多,多采用化学气相沉积技术。 (5)蚀刻(即,蚀刻)是利用化学或物理方法选择性地去除不需要的材料的过程。 蚀刻的要求取决于所制作的特征图案的类型,特征尺寸的

3、缩小使蚀刻过程中尺寸的控制要求更严格。CMOS IC制造工艺、铝栅CMOS IC制造工艺、铝栅p阱CMOS IC工艺、工序1 :准备芯片,即准备硅晶片,在本实验中选择3英寸n型100、电阻率36cm硅晶片进行标记。 工序2 :一次高温氧化。 氧化前,先用标准工序清洗硅片,然后吹氮气或晾干。 将清洗后的硅片放入氧化炉,用干氧或湿氧工艺完成硅片的氧化。 工序3 :用光刻和蚀刻定义p阱区域。 (涂布膏3000转/30秒、预烘烤、60秒100度、曝光5.3秒、显影15秒、后烘5分120、蚀刻2分30秒)工序4:P阱区域硼的预扩散、工序5:P阱区域的再扩散(湿式氧化)工序6 :光刻工序7:PMOS源、漏

4、区域硼预扩散工序8:PMOS源、漏区域硼的再扩散(氧化)、工序9 :通过光刻、蚀刻定义NMOS源、漏区域的工序10:NMOS源、漏区域磷的预扩散、工序11:NMOS源、漏区域磷的预扩散工序12 :光刻栅极孔、蚀刻,工序13 :栅极氧化(10nm左右二氧化硅的干氧化)工序14 :光刻接触孔、蚀刻,工序15 :蒸镀铝工序16 :光刻铝电极、蚀刻孔实验2测定晶体管9014的值和BVceo,用JT计测定晶体管的IcIb特性图,通过计算得到晶体管的值。 另外,测定晶体管9014的值和BVceo,根据BVceo的定义,需要得到基极开放时的IcVc曲线。 下图是二极管的导通电压测试图,与此相似。 实验三数字

5、电路的功能测定,这里探讨三输入和非栅极的电路特性。 三输入和非栅极的实验电路中,K1、K2、K3选择三个输入端的状态,D1、D2、D3指示三个输入端的状态。 D4用于表示输出侧的状态。 “1”被高亮显示,“0”熄灭显示。 数字电路的功能测量、实验目的: 1、分析和非门电路的工作原理2、验证和非门的真值表,实验4 L-edit进行集成电路的设计,实验目的1了解熟悉L-edit的使用的2集成电路设计制造的流程,掌握用l-edit进行集成电路设计的方法。L-edit概述L-edit是一种图形编辑器,可以生成和修改集成电路掩码上的几何图形。 使用鼠标界面,可以执行常见的图形操作。 可以使用鼠标访问下拉

6、菜单,也可以使用键盘调用L-Edit命令。 集成电路布局的一般规则布局设计原则是充分以硅晶片面积为理由,在工艺条件允许的情况下提高成品率。 为了减小每个电路的实际占有面积,布局面积(包含焊盘)尽可能小的一方接近正方形。 集成电路中元件的形成过程以下,以双极型集成电路为例,说明集成电路中元件的形成过程和布局的一般过程。 第一版p分离版扩散孔光刻、第二版p型基极区域扩散孔(高硼扩散)光刻、第三版b、e低硼扩散、第四版e、c窗n扩散孔光刻、第五版引线接触孔光刻、第六版金属在线光刻、引线孔蒸镀图中有六个扩散单元,在各间距间的测试中,判别具体的横扩散距离为上述数字中的哪一个,图e是结深度测试2单元的模式。 在孤岛扩散过程中,为了测试扩散接合的深度,可以将电极引出到扩散处,知道测试是否要求扩散深度。 图f是晶闸管、横PNP管。 如截面图所示,a、d、c构成PNP管,a和b构成晶闸管的触发方式,图g是多发射器、多基的多集电极功率NPN晶体管,图h是简单晶体管的测试模式。 通过对最基本的晶体管结构的测试,知道晶体管的工作特性。 图I是单基极发射极、环形集电极晶体管的测试单元(未蒸镀铝),图j的功率晶体管的测试图案包含蒸镀铝和未蒸镀铝,图k的两管单元简化and门

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论