数字电子技术(第三版)[高吉祥][电子教案]第二章

1、第二章 逻辑门电路,2.1 概述,2.2 分立元件门电路,2.3 TTL集成门电路,2.4 MOS门电路,2.5 TTL电路与CMOS电路的接口,2.6 门电路的VHDL描述,第二章 逻辑门电路,2.1 概述,用以实现基本逻辑运算和符合逻辑运算的单元电路称为门电路。常用的门电路有与门、或门、非门、与非门、或非门、与或非门、异或门、同或门等。 门电路的种类：按是否集成分类有分立元件逻辑门电路、集成逻辑门电路。而后者又分为TTL门电路和MOS门电路等。,2.2 分立元件门电路,2.2.1 二极管与门,最简单的与门可以用二极管和电阻组成。设VCC=5v，A、B端输入的高低电平分别为VIH=3v,VI

2、L=0v，二极管VD1、VD2的正向导通压降VDF=0.7v。,A、B当中有一个是低电平0v,必有一个二极管导通,使F为0.7v,2.2 分立元件门电路,2.2.1 二极管与门,最简单的与门可以用二极管和电阻组成。设VCC=5v，A、B端输入的高低电平分别为VIH=3v,VIL=0v，二极管VD1、VD2的正向导通压降VDF=0.7v。,A、B同时为高电平3v,F为3.7v,如果规定2v以上为高电平，用逻辑1状态表示；1v以下为低电平，用逻辑0表示。则逻辑电平列表改写成真值表为：,则输入、输出逻辑电平列表为：,F=AB,2.2.2 二极管或门,最简单的或门电路也是由二极管和电阻组成。,A、B同

3、时为低电平0v,F为0v,2.2.2 二极管或门,最简单的或门电路也是由二极管和电阻组成。,A、B当中有一个是高电平,F为高电平2.3v,则输入、输出逻辑电平列表为：,如果规定2v以上为高电平，用逻辑1状态表示；1v以下为低电平，用逻辑0表示。则逻辑电平列表改写成真值表为：,F=A+B,2.2.3 三极管非门,A为低电平0v,VT管截止,F为高电平3v,2.2.3 三极管非门,A为高电平3v,VT管饱和导通,F为低电平0.3v,输出、输出的逻辑关系为：,2.3 TTL集成门电路,2.3.1 TTL集成门电路的结构,TTL集成门电路的结构一般分为三级，即输入级、中间级和输出级。,完成信号输入放大

4、作用,完成信号处理及耦合作用,完成驱动放大作用,1.输入级形式,C=A,C=A+B,C=AB,C=AB,2.中间级形式, 单变量分相器,对于功能不同的门，这部分电路不一样。例如TTL与非门中间级就是分相器；或非门中间级就是线与电路。,分相器的逻辑表达式为：, A+B分相器,A、B中有一个为高电平,VT1、VT2必有一个饱和导通,F2必然为高电平，F1为低电平。, A+B分相器,A、B均为低电平,VT1、VT2都截止,F2必然为高电平，F1为低电平。,输入、输出的逻辑关系为：,其输出与输入变量的逻辑关系为：,根据以上分析，不难得到n个变量之(或)的分相器。,3.输出级形式,TTL集成门电路输出有

5、四种输出形式，即(a)集电极开路输出，(b)三态门输出，(c)图腾柱输出，(d)复合管和图腾柱输出。,(a),(b),特点：具有控制VT1、VT2均截止的电路，当控制有效时，输出端F呈高阻态；当控制无效时，按逻辑门正常功能输出0，1两态。,特点：要接负载电阻RL和驱动电压VCC，实现高压、大电流驱动。,3.输出级形式,TTL集成门电路输出有四种输出形式，即(a)集电极开路输出，(b)三态门输出，(c)图腾柱输出，(d)复合管和图腾柱输出。,(c),(d),特点：任何时候作为输出的两个三极管，总有一个处于截止状态，而另一个处于饱和导通状态，该电路具有较强的驱动能力。,特点：具有图腾柱输出和复合管

6、输出的特点，有极强驱动能力。,2.3.2 TTL门电路,一、TTL与非门电路,输入级,中间级,输出级,由多发射极三极管VT1和电阻R1组成,为典型的单变量C输入的分相器,为典型的复合管和图腾柱输出形式,二、TTL与门电路,输入级,中间级,输出级,F=AB,三、与或非门和或非门电路,输入级,中间级,输出级,由两个独立的与门电路组成,为A+B典型分相器,由典型的复合管和图腾柱输出构成,或非门电路构成： 在与或非门电路的基础上，去除输入级发射极B和D，即输入级就是单发射极三极管，或者在与或非门电路中，在B、D加固定的高电平“1”，就构成了或非门电路。 其输出与输入变量的逻辑关系为：,四、TTL异或门

7、电路,首先将异或公式变换一下：,输入级,中间级,输出级,五、集成TTL同或门电路,首先将同或公式变换一下：,输入级,中间级,输出级,F=A B,六、TTL三态门电路,所谓“三态”，即输出不仅有“0”、“1”两态，还有第三态，即高阻态。,EN=1,六、TTL三态门电路,所谓“三态”，即输出不仅有“0”、“1”两态，还有第三态，即高阻态。,EN=0,输出呈高阻态,导通,截止,截止,导通,截止,七、集电极开路的门电路(OC门),我们知道，推拉式输出电路结构具有输出电阻很低的优点，但有一定的局限性。首先不能把它们的输出端并联使用。其次，在采用推拉式输出级的门电路中，电流一经确定，输出的高电平就固定了，

8、因而无法满足对不同输出高低电平的要求。此外，推拉式电路结构也不能满足驱动较大电流且高电压的负载的要求。,克服上述局限性的方法就是把输出级改为集电极开路的三极管结构，做成集电极开路的门电路。,需要外接负载电阻和电源,将两个OC结构的与非门作线与连接：,F1、F2有一个是低电平，输出F就是低电平。只有F1、F2同时为高电平时，输出F才是高电平，即F=F1F2。即：,八、ECL门电路,ECL门是一种非饱和型高速数字集成电路，它的平均传输延迟时间可在2ns以下，是目前双极型电路中速度最高的。,1.ECL门电路的基本单元,ECL门电路的基本单元是一个差动放大器。根据差动放大器的原理，VC2与VI同极性，

9、VC1与VI反极性。即：,故ECL门电路的基本单元是单变量分相器。,当输入VI为低电平VIL=1.6v时：,截止,导通,VE=VREF-VBE2=-2v；RE上的电流IE=(VE-VEE)/RE=3mA；VC2=-IER2=-0.8v；VC1=0v；此时VT2管集电结的反偏电压VCB2=VC2-VREF=0.5v；故VT2工作在放大状态，而不是饱和状态。,故ECL门电路的基本单元是单变量分相器。,当输入VI为高电平VIH=0.8v时：,导通,截止,VE=VIH-VBE1=-1.5v；RE上的电流IE=(VE-VEE)/RE=3.5mA；VC1=-IER1=-0.8v；此时VT1管集电结的反偏电

10、压VCB1=VC1-VIH=0v；故VT1工作在放大状态，而不是饱和状态。,2.ECL门的实际电路,VT6组成一个简单的电压跟随器，为VT5提供一个参考电压,VT7、VT8组成电压跟随器，起电平移动作用和隔离作用,输入输出的逻辑关系为：,3.ECL门电路的工作特点,优点：由于三极管导通时工作在非饱和状态，且逻辑电平摆幅小，传输时间 tpd可缩短至2ns以下，工作速度最高； 输出有互补性，使用方便，灵活； 输出阻抗低，带负载能力强； 电源电流基本不变，电路内部开关噪声低。,缺点： 噪声容限低； 电路功耗大。,2.4 MOS门电路,2.4.1 NMOS门电路,一、NMOS非门,VT1管为驱动管，V

11、T2管为负载管，两管都是增强型NMOS管。设VT1和VT2的开启电压分别为VT1、VT2。由于VT2管栅极接正电源VDD，所以VT2总是导通的。当输入为低电平时，VT1截止，输出F为高电平VOH=VDD-VT2。当输入为高电平时，VT1导通，输出F的电平：VD=VDDRDS1/(RDS1+RDS2).其中RDS1和RDS2分别为VT1和VT2导通时漏源等效电阻，其大小取决于管子在制造时的沟道宽长比和工作状态。电路实现逻辑非功能：,二、NMOS或非门,VT1、VT2为驱动管，VT3为负载管。要求RDS3远大于RDS1RDS2。只要A、B中有一个为高电平，则必有一个驱动管导通，输出F为低电平；只有

12、A、B全为低电平时，VT1、VT2全截止，输出F才为高电平。可见电路实现了或非门功能，即：,三、NMOS与非门,VT1、VT2为驱动管，VT3为负载管。要求RDS3远大于(RDS1+RDS2)。只有A、B全为高电平时，VT1、VT2才同时导通，输出F才为低电平；若A、B中有一个为低电平，VT1、VT2至少有一管截止，输出对地不通，输出F为高电平。可见电路实现了与非功能，即：,四、NMOS与或非门,VT1、VT2、VT3、VT4为驱动管，VT5为负载管。要求RDS5远大于 (RDS1+RDS2)(RDS3+RDS4)。其输出与输入变量的逻辑关系为与或非关系。即：,2.4.2 CMOS门电路,由N

13、沟道和P沟道两种MOSFET组成的电路为互补MOS或CMOS电路。,一、CMOS反相器,A=0,导通,UGSP=VDD,截止,F为高电平,2.4.2 CMOS门电路,由N沟道和P沟道两种MOSFET组成的电路为互补MOS或CMOS电路。,一、CMOS反相器,A=1,截止,导通,F为低电平,则输入输出的逻辑关系为：,二、CMOS传输门(TG),传输门就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。因VTP和VTN是结构对称的器件，它们的源极和漏极是可以互换的。,设它们的开启电压|VT|=2v，且输入的模拟信号的变化范围为5v到5v。为使衬底与漏源

14、极之间的PN结任何时刻都不致正偏，故TP的衬底接5v，而TN的衬底接5v电压。,当C端接-5v时，VTN的栅压即为-5v，uI在-5v+5v范围内的任意值时，VTN均不导通。同时，VTP的栅压为+5v，VTP亦不导通。可见，当C接低电平时，开关是断开的。 为了使开关接通，可将C端接高电压+5v，uI在-5v+3v的范围内，VTN导通。同时，VTP的栅压为-5v， uI在-3v+5v的范围内，VTP将导通。,由以上分析可知，当uI-3v时，仅有VTN导通，而当uI+3v时，仅有VTP导通。当uI在-3v+3v的范围内，VTN和VTP两管均导通。进一步分析还可以看到，一管导通的程度越深，另一管的导

15、通程度则相应地减少。这是CMOS传输门的优点。,三、CMOS与非门,A、B中只要有一个为低电平，就会使两个相串连的NMOS管截止，使两个相并联的PMOS管导通，输出F为高电平。 当A、B全为高电平时，才会使两个串联NMOS管都导通，使两个并联型PMOS管都截止，输出为低电平。 则这种电路具有与非的逻辑功能，即：,四、CMOS或非门,CMOS或非门如下图所示。其中VTP1、VTP2是两个串联的PMOS管，VTN1、VTN2是两个并联的NMOS管。,当输入变量A、B中只要有一个为高电平，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出F为低电平。只有A、B全为低电平时，两个并联的NM

16、OS管都截止，而两个串联的PMOS都导通，输出F为高电平。则这种电路具有或非功能，即：,五、CMOS与或非门,CMOS与或非门电路由三个与非门基本电路和一个反相器构成。,等效电路,六、CMOS异或门,VTP1、VTP2、VTN1、VTN2组成或非门，其输出控制着VTP5和VTN5的状态，当P=0时，VTP5导通，VTN5截止；当P=1时，VTP5截止，VTN5导通。而当VTP5导通、VTN5截止时，VTP3、VTP4、VTN3、VTN4组成与非门；当VTP5截止，VTN5导通时，F通过VTN5到地。,由电路可知： 当P=0时，因VTP5导通，VTN5截止，VTP3、VTP4、VTN3、VTN4

17、组成了与非门，则 当P=1时，由于VTP5截止，VTN5导通，则,整理上述结果，可得到电路的真值表：,七、CMOS三态门电路,三态输出门是在普通门的基础上，增加了控制端和控制电路构成。,CMOS三态门一般有三种形式：,当 =1时，VTN1截止，VTP1截止，输出F高阻抗。当 =0时，VTN1、VTP1均导通，F= ，电路处于正常工作状态。 =0有效。,七、CMOS三态门电路,三态输出门是在普通门的基础上，增加了控制端和控制电路构成。,CMOS三态门一般有三种形式：,当 =1时，TG截止，F为高阻态。当 =0时，TG导通，F= ，处于正常工作状态。 =0有效。,七、CMOS三态门电路,三态输出门

18、是在普通门的基础上，增加了控制端和控制电路构成。,CMOS三态门一般有三种形式：,当 =1时，VTP2截止，VTN1截止，输出F为高阻抗。当 =0时，VTP2导通，F= =A。电路处于正常工作。,八、CMOS漏极开路门(OD门),CMOS漏极开路门有多种多样，上图所示的是CMOS与非门的电路。这类电路有如下主要特点：输出MOS管的漏极是开路的。图中虚线所示。可以实现线与功能 ，即可以把几个OD门的输出端用导线连接起来实现与运算。可以用来实现逻辑电平变换。带负载能力强。,2.4.3 CMOS电路的主要特点和使用中应注意的 几个问题,一、CMOS集成电路的主要特点, 功耗极低。 电源电压范围宽。

19、抗干扰能力强。 逻辑摆幅大。 输入阻抗极高。 扇出能力强。 集成度很高，温度稳定性好。 抗辐射能力强。 成本低。,二、CMOS电路使用中应注意的几个问题, 注意输入端的静电保护。 注意输入电路的过流保护。 注意电源电压极性，防止输出端短路。,2.5 TTL电路与CMOS电路的接口,在目前TTL和CMOS两种电路并存的情况下，经常会遇到需要将两种器件互相对接的问题.由驱动门与负载门的连接的电路图可知，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，也就是必须同时满足下列各式：,驱动门 负载门 VOH(min) VI

20、H(min) VOL(max) VIL(max) IOH(max) nIIH(max) IOL(max) mIIL(max),为便于对照比较，下表中列出了TTL和CMOS两种电路 输出电压、输出电流、输入电压和输入电流的参数。,一、用TTL电路驱动CMOS电路,1.用TTL电路驱动4000系列和74HC系列CMOS电路,根据输入、输出特性表数据可知，无论是用74系列TTL电路作驱动门还是用74LS系列TTL电路作驱动门，都能在n、m大于1的情况下不能满足驱动门、负载门关系式的第四式的要求。因此必须设法将TTL电路输出的高电平提升到3.5v以上。,最简单的解决方法是在TTL电路的输出端和电源之间

21、接入上拉电阻Ru，如右图：,当TTL电路的输出为高电平时，输出级的负载管和驱 动管同时截止，故有VOH=VDD-Ru(IO+nIIH) 式中的IO为 TTL电路输出级T5管截止时的漏电流。 由于IO和IIH都很小，所以只要Ru的阻值不是特别大，输出高电平将被提升至VOHVDD。在CMOS电路的电源电压较高时，它所要求的VIH(min)值将超过推拉式输出结构TTL电路输出端能够承受的电压。在这种情况下，应采用集电极开路输出结够的TTL门电路(OC门)作为驱动门。OC门输出端三极管的耐压较高，可达30v以上。Ru的取值范围的计算方法与OC门外接上拉电阻的计算按下式进行：,一、用TTL电路驱动CMO

22、S电路,1.用TTL电路驱动4000系列和74HC系列CMOS电路,另一种解决的方法是使用带电平偏移的CMOS门电路实现电平转换。例如CC40109就是这种带电平偏移的门电路。见下图：,可见，它有两个电源输入端VCC和VDD，当VCC=5v，VDD=10v，输入为1.5 v/3.5v时，输出为9v/1v。这个输出电平足以满足后面COMS电路对输入高、低电平的要求。,2.用TTL电路驱动74HCT系列CMOS门电路,为了能方便地实现直接驱动，又生产了74HCT系列高速CMOS电路。通过改进工艺和设计，使74HCT系列的VIH(min)值降至2v。由输入、输出特性参数表可知，将TTL电路的输出直接

23、接到74HCT系列电路的输入端时，驱动门和负载门的四个关系式全部能满足。因此，无需外加任何元器件。,二、用CMOS电路驱动TTL电路,1.用4000系列CMOS电路驱动74系列TTL电路,第一种方法是将同一个封装内的门电路并联使用,虽然同一封装的两个门电路的参数比较一致，但不可能完全相同，所以两个门并联后的最大负载电流略低于每个门最大负载电流的两倍。,二、用CMOS电路驱动TTL电路,1.用4000系列CMOS电路驱动74系列TTL电路,第二种方法是在CMOS电路的输出端增加一级CMOS驱动器,二、用CMOS电路驱动TTL电路,1.用4000系列CMOS电路驱动74系列TTL电路,第三种方法（

24、找不到合适的驱动器时），即使用分离器件的电流放大器实现电流扩展,只要放大器的电路参数选的合理，定可做到既满足iB-IOH(CMOS)，又满足IOLnIlL(TTL)。同时，放大器输出的高低电平也符合驱动门和负载门的关系式(1)、(2)的要求。,2.用4000系列CMOS电路驱动74LS系列TTL电路,从输入、输出特性参数表可知，这时驱动门和负载门的四个关系式都能满足，故可将CMOS电路的输出与74LS系列门电路的输入直接连接。但如果n1，则仍需采用上面讲到的这些方法才能相连。,3.用74HC/74HCT系列CMOS电路驱动74LS系列 TTL电路,根据输入、输出特性参数表给出的数据可知，无论负

25、载门是74系列TTL电路还是74LS系列TTL电路，都可以直接用74HCT系列CMOS门驱动，这时驱动门和负载门的四个关系式同时满足。可驱动负载门的数目不难从输入、输出特性参数表中求出。,2.6 门电路的VHDL描述,2.6.1二输入与非门、与门、或门、或非门、异或门的VHDL程序,(1)程序1 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand2 IS PORT(A,B:IN STD_LOGIC; F:OUT STD_LOGIC); END nand2; ARCHITECTURE nand2_1 OF nand2 IS BEGIN F

26、=A NAND B; END nand2_1;,将F=A NAND B中的NAND修改为AND、OR、NOR、XOR，nand2也作相应的修改，如and2、or2、nor2、xor2。即可得到二输入的与门、或门、或非门、异或门的VHDL程序。,(2) 程序2,LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand2 IS PORT(A,B:IN STD_LOGIC; F:OUT STD_LOGIC); END nand2; ARCHITECTURE one OF nand2 IS BEGIN T1:PROCESS(A,B) VARIABLE

27、 comb:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN Comb:=A,CASE comb IS WHEN“00”=F=1； WHEN“01”=F=1； WHEN“10”=F=1； WHEN“11”=F=0； WHEN OTHERS=F=X； END CASE； END PROCESS T1； END one;,与程序1类似，将nand2修改为and2、or2、nor2、xor2,根据二输入的与门、或门、或非门、异或门的真值表，修改： WHEN“01”=F=?; WHEN“10”=F=?; WHEN“11”=F=?; 即可得到二输入的与门、或门、或非门、异或门的VH

28、DL程序。,2.6.2 四输入与非门VHDL程序,(1)程序1 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand4 IS PORT(A,B,C,D:IN STD_LOGIC; F:OUT STD_LOGIC); END nand4; ARCHITECTURE nand4A OF nand4 IS BEGIN F=NOT(A AND B AND C AND D); END nand4A;,(2)程序2,LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand4 IS PORT(A,B,C,D:IN STD_LOGIC; F:OUT STD_LOGIC); END nand4; ARCHITECTURE nand4B OF nand4 IS BEGIN P1:PROCESS(A,B,C,D) VARIABLE tmp:STD_LOGIC_VECTOR(3 Downto 0); BEGIN tmp:=A,CASE tmp IS WHEN“0000”=F=1; WHEN“0001”=F=1