DSP时钟电路和电源

1、DSP时钟电路和电源系统设计,深圳大学机电与控制工程学院 （School of Mechatronics and Control Engineering Shenzhen University） 杜建铭 教授,DSP系统对时钟电路的要求,处理器发展的趋势是：核工作时钟不断提高，而对外接时钟要求基本不变；如何实现? ADSP SHARC处理器的工作频率很高，对时钟参数信号抖动的要求也很高，在40MHz的时钟系统中，信号抖动宽度必须小于0.25ns,在33MHz的时钟系统中，信号抖动宽度必须小于0.5ns。 （这是因为高频时钟的抖动会引起内部时钟缩短，使DSP运行出错）,DSP系统对时钟电路的要求

2、续,在多处理器系统内，要求采用同频同相的同一时钟，也就是多个DSP时钟由一个时钟源来驱动； ADSP SHARC系列处理器对时钟的占空比也有较高的要求。比如，当时钟的占空比超过标称限制时，ADSP的链路口输出出错率会大为增加。,DSP系统时钟电路设计中的注意点,由一个晶振（或外接时钟）作为多处理器系统的同一同频同相时钟源。 同一电路板上各需要供给时钟的芯片用同一电路（如74ALS04）的各个门分别并行驱动，不应采用串行驱动方式。 时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时可以走内层，以及用地线包围；,DSP系统时钟电路设计中的注意点,时钟部分应处

3、于电路板的中央位置，使时钟驱动线到各DSP的距离大体相等，保证各时钟的相位差在一个允许的范围内。 较长的时钟驱动线应串接40电阻进行匹配，减少信号反射（适用于TTL电路驱动） 总体来说晶振的稳定度等方面好于晶体，尤其是在精密测量等领域，绝大多数用的都是高档的晶振。,典型的多处理器系统时钟电路配置电路,DSP系统时钟电路,DSP芯片内部设计的时钟和分频电路，可以直接将内部和外部的时钟分频，作为DSP的系统时钟，这种模式称为DIV模式。 DSP内部设计有锁相环（PhaseLocked Loop，PLL）电路; 优点：在使用外部时钟时，可以选择比较低频率的晶振，以降低噪声。外部时钟输入后，再通过内部

4、PLL倍频到所需的工作频率（核时钟）。 从而受干扰的影响降低。,ADSP21160M的时钟输入电路,ADSP21160M内部同样有PLL电路用来对外部的输入频率进行倍频； ADSP21160M外部的时钟输入引脚为CLKIN。 并由CLK-CFG3、 CLK-CFG2、CLK-CFG1、 CLK-CFG0四个引脚的不同接线方法，决定对外部输入时钟的倍频系数。,ADSP21160M的时钟配置引脚,ADSP21160M的时钟引脚配置表,ADSP21160M 核时钟与外部CLKIN比率表,ADSP21160M 时钟电路设计,DSP系统中的电源设计,DSP大部分采用低电压供电方式，可以大大降低DSP芯片

5、的功耗。以TMS320VC5402为例。 TMS320VC5402的电源分两种，即内核电源(CVDD）和I/O电源(DVDD)。 其中，IO电源3.3V，内核电压为1.8 V。,电源电压上电要求,由于有两个电源，加电次序就是需要考虑的一个问题。理想情况下，DSP芯片上的两个电源同时加电，但是在一些场合很难做到。如果不能做到同时加电，对TMS320VC5402来说应先对DVDD加电，然后对CVDD加电，并且DVDD应不超过CVDD 2V。 然而对于ADSP21160M如果不能做到同时加电，则是应先上核电压，然后上I/O电压。,DSP系统电源设计,采用什么供电机制，主要取决于应用系统中提供什么样的

6、电源。考虑到大部分数字系统工作于5 V和3.3 V，下面讨论两种情况。 从5 V电源产生：电路框图如图PPT(a)所示。在这种方案中，第1个电压调节器(Regulator)提供3.3V电压，第2个电压调节器提供1.8v电压。 从3.3 V电源产生：电路框图如图PPT(b)所示。在这种方案中，电压调节器提供1.8V电压。,DSP系统的电源设计,采用专门的DCDC芯片进行电平转换,1. 单3.3 V电压输出。可以选用TI公司的TPS7133、TPS7233、TPS7333，或其他公司的如Maxim的MAX604等： 2. 单电源可调电压输出。TI公司的TPS7101、TPS7201等芯片提供可调节

7、的输出电压(1.2v9.75 V)。电压调节通过改变外接的两个电阻阻值实现； 3. 双电源输出。TI公司也提供有两路输出的电源芯片，如TPS73HD301、TPS73HD325、TPS73HD318。 其中PS73HD301的输出电压为一路3.3 v、一路可调输出(1.2V9.75V)。 TPS73HD325的输出电压为一路3.3v、一路2.5 V；TPS73HD318的输出电压为一路3.3 V、一路1.8 V。每路电源的最大输出电流为750mA。芯片还提供两个宽度为200 ms的低电平复位脉冲。,TPS73HD318的一种应用电路,ADSP21160M的电源配置,ADSP21160M要求提供

8、两种电源 1.处理器核电源+2.5V; 2. 外部（I/O）供电电源+3.3V 要求处理器2.5V核电源必须先于3.3V(I/O)电源供给ADSP芯片，以确保PLL能够正确复位。 ADSP21160的时钟产生器PLL是由模拟电源AVDD供电，该模拟电源要求比较稳定，且纹波干扰要比较小。 因此电源AVDD要经过高质量的滤波网络滤波（如下页左图所示），该滤波网络要尽可能靠近DSP芯片引脚，为避免噪声干扰，模拟线要尽可能的粗。 同理对于2.5V和+3.3V电源，也要在其入口处提供滤波网络（如下页右图所示）,ADSP21160M电源入口处的滤波电路,AVDD的滤波网络,2.5V和3.3V的滤波网络,单

9、片ADSP21160M的供电方案,供电方案选择原则主要考虑DCDC芯片输出电流的能力 根据ADSP21160工作时的最大峰值电流IDDINPEAK1410mA，平时满负载时电流消耗最高940mA，可选择TI公司的如下芯片： TPS767D301，该芯片2.5V，3.3V双电源输出，每个电源输出都有单独的复位和输出使能控制，输出电流为01mA可调。 注意：工作在1A时，输出电压有350mV回落,单片ADSP21160M的供电原理图,多片ADSP21160的供电,由于单片ADSP21160M的工作电流接近1A，因此，当多片DSP工作时，就要求提供更大的电流，由单一的DCDC同时变换出+2.5V和+3.3V并提供这么大的电流比较困难，所以采用不同的芯片分别产生+2.5V和+3.3V的方式，由MAXl714A产生+2.5V，MAXl658产生+3.3V，而且+3.3V产生由+2.5V控制。MAXl714A加上IRF7805驱动后可提供高达7A的电流。其硬件原理图见ppt。图中LD1是肖特基二极管，不是普通的稳压二极管。该图已经经过我的验证大家也可采用。,多片ADSP21160的供电原理图,多片ADSP21160系统供电原理,通常ADSP-21160的外部端口上还要连接一些不是+3.3V供电的芯片，如EPRO