数字频率合成器.ppt

1、基于EDA的数字频率合成器的设计,班级：电子信息科学与技术 09级二班 学生：宋丹丹 学号：200901230219,指导老师： 秦绍华,本设计的主要目标是运用FPGA器件，基于EDA开发工具和VHDL语言实现直接数字频率合成器(DDS)的设计。设计的频率合成器能够根据输入改变输出信号的频率和相位。,设计的目的,本次设计的主要内容,1. 了解 频率合成的相关理论 2. 分析DDS的结构框图和工作原理 3. 用VHDL语言设计程序实现DDS 4. 运用QuantusII和MATLAB软件对所设计 的频率合成器进行功能仿真,频率合成器的定义和分类,定义： 频率合成是将一个或多个高稳定度、高精确度的

2、标准频率经 过一定变换产生同样高稳定度和精确度的大量离散频率的技术。 分类：,直接数字频率合成器（DDS）,1.直接数字频率合成（DDS）技术是继直接频率合成和间接频率合成之后，随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。 2.它从相位概念出发，直接合成所需波形。 3.,频率分辨率高,频率转换快,输出相位连续,易于集成、扩展,可输出任意波形,DDS 的 优 点,基于EDA，运用FPGA实现DDS的优势,EDA技术的优点： EDA（Electronic Design Automation）技术是现代电子技术的核心，具有强大的电子设计软件平台，并可通过软件实现对硬件的仿真

3、。 VHDL的优点：VHDL是目前主流的电子设计描述语言，具有良好的可移植性和强大的电路描述能力。 FPGA的优点：FPGA是Altera公司生产的一类大规模可编程逻辑器件 ，集成度高 ，具有成本低，易于编程嵌入等优点,因此，基于FPGA和EDA实现的数字频率合成器除了具有DDS的一般优点，还具有以下优点： 1. 设计成本低 2.控制方式更为灵活 3.易于嵌入,DDS的结构框图,N位 相位 累加器,Y位相 位调制 加法器,正弦 ROM 查找表,LPF,D/A,clk,频率控制字F,相位控制字P,图1 DDS的结构框图,1.DDS的组成：5大组成部分 2.各部分工作原理： （1）正弦ROM查找表

4、：其实质是一个相位/幅度转换电路。对一个周期的正弦信号 的相位采样N个点，每个相位则对应唯一的幅度值 。因此，再设计中，把各个采样 点的相位编码作为ROM的地址输入，把相位对应的信号幅度值作为ROM存储单元中的 数据，这样就实现了一个周期正弦信号的存储。 在实际工作中通过相位码寻址rom表，便可得到输出正弦信号。,相位累加器的工作原理,N位相位加 法器,N位寄存器,频率控制字 F,（N位）,1.两大组成部分: 2.主要作用：实现对输出信号的相位调控。 3.相位累加器对频率控制字F进行累加，累加结果作为 ROM查找表的地址输入，查找出对应的幅度值 。当相位累加器满量后就会溢出， 这样就完成了一个

5、周期信号的输出。可以得出输出信号频率为:fout=（M/）*fc 。,相位累加器结构框图,相位调制加法器的功能分析,Y位相位加 法器,Y位寄存器,采样点的相位码,上图是相位调制加法器的内部结构框图 1.两大组成部分 2.主要作用：对输出的信号进行相位调制 3.工作原理：相位调制加法器把每个采样点的相位码都加上P,相加后所得相位作为ROM表 的地址输入，从而最终输出信号的相位发生变化。 可以得出，当P=2Y,即Y位加法器满量程时，对应相位偏 移为,因此当输入频率控制字为P时，相位偏移为pout=(p*2)/。,相位控制字P,相位调制 加法器框图,DDS具体的工作过程,N位 相位 累加器,Y位相

6、位调制 加法器,正弦 ROM 查找表,LPF,D/A,clk,频率控制字F,相位控制字P,Clk时钟上升沿到来,相位累加器对F进行一次累加， 同时把上次时钟信号来临时 寄存的累加值送出去,输 入,相位调制加法器把 相位码加上P，把相加 结果送到ROM输入端,ROM表根据输入相位码 查找相应的幅度值,D/A输出 模拟幅度值,经过LPF输出 平滑的正弦波,具体工作流程,三 、 DDS的程序设计,1 软件环境：Quartuas II 2 程序设计所用语言：VHDL 3 程序设计中所选用的FPGA器件：Altera 公司生产的FLEX10K系列器件,表1-1 FLEX10K的特性参数,FLEX10K的

7、特性参数,Vhdl程序顶层设计文件,上图是DDS程序的顶层设计文件，由5个小的模块一起实现 1.32位加法器模块 2.32位寄存器模块 3.10位加法器模块 4.10位寄存器模块 5.正弦ROM查找表模块,DDS程序顶层设计文件,相位累加器,相位调制加法器,DDS各个子模块程序实现,32位加法器编 程后生成的电路图,10位加法器编 程后生成的电路图,左图是32位寄存器编 程后生成的电路图,10位寄存器编 程后生成的电路图,ROM查找表编 程后生成的电路图,图1,图2,图3,图4,图5,四 、仿真结果与分析,首先对各个子模块进行功能仿真,1. 32位加法器模块仿真,上图是32位加法器仿真结果。

8、输入：a,b 输出：s 分析：当a=0,b=117440512时，s=17440512=a+b. 当a=1006632960,b=117440512时，s=1124073472=a+b. 实现了两数相加的功能。,2. 32位寄存器模块功能仿真,输入：load,din 输出:dout 分析：前两个上升沿，dinbu不变，dout值保持不变 从第2个上升沿后din值发生变化，所以从第3个上升沿开始，dout也发生变化 由以上分析可以看出 ，32位寄存器在上升沿时，将缓存数据送出， 未达到上升沿时维持原有数据不变，实现了寄存的功能。,图1 10位加法器功能仿真,图2 10位寄存器功能仿真,通过分析发现， 10位加法器和10位寄存器分别实现了 两数相加和缓存数据的功能,DDS总体功能仿真,1、DDS调频功能仿真,设置仿真参数：将仿真结束时间设置为50ms，将输入时钟clk设置 成结束时间为50ms,时钟周期为500us, 时钟频率fc为2000HZ ，将P设置为0. 仿真结果如下：,图1 Quartus中仿真结