寄存器和移位寄存器

1、5.4&5.5 寄存器和移位寄存器,5.4.1 寄存器,5.5.1 移位寄存器,5.5.2 集成移位寄存器电路,移位寄存器的工作原理,双向移位寄存器,5.4.2 锁存器,作用：寄存器是数字系统中用来存储代码或数据的逻辑部件；,一个触发器只能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成，所以寄存器实际上是若干触发器的集合。,5.4.1 寄存器,实现：主体是触发器且以D触发器居多,功能：保存数码接收、寄存、清除； 读出数码,触发器型寄存器74LS175 锁存器型寄存器74LS374（3S） 接口器件 ( 8位 )74LS377（3S）,集成寄存器74LS175,74L

2、S175的功能表,集成寄存器74LS377,集成寄存器CC4076,锁存器工作原理分析,集成8位锁存器74LS373,5.4.2 锁存器,集成寻址8位锁存器74LS259,5.4.2 锁存器,移位寄存器的逻辑功能： 既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动,5.5 移位寄存器,按移动方式分,单向移位寄存器,双向移位寄存器,左移位寄存器,右移位寄存器,移位寄存器的逻辑功能分类,并入并出、并入串出、串入并出、串入串出,5.5.1 移位寄存器电路分析,把若干个触发器串接起来构成移位寄存器,时钟信号输入端,异步清零输入端,串行数据输入端,串行数据输出端,D2=Q1,D1=Q0,D3

3、=Q2,D0=DI,Q0n+1=DI,Q1n+1 =Q0,Q2n+1 =Q1,Q3n+1 =Q2,Qn+1=D,D触发器的特性方程,驱动方程：,次态方程：,设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：,1,1,1,2,0,3,1,4,5.5.1 移位寄存器电路分析,时序图,CP,Q0 Q1 Q2 Q3,1,1(D3) 0 0 0,2,1(D2) 1(D3) 0 0,3,0(D1) 1(D2) 1(D3) 0,4,1(D0) 0(D1) 1(D2) 1(D3),D3 D2 D1 D0,D3,D3,D3,D3,D2,D2,D1,D2,D1,D0

4、,D2,D1,D0,D1,D0,D0,经过7个CP脉冲作用后，从DI 端串行输入的数码就可以从DO 端串行输出。 串入串出,经过4个CP脉冲作用后，从DI 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入并出,2. 双向移位寄存器实现原理,S=1,S=0,右移,左移,5.5.2 集成移位寄存器,4位移存器74LS195,74LS195 功能分析,74LS195 控制功能分析,74LS195 数据输入分析,5.5.2 集成移位寄存器,4个并行输入端,2个控制端,4位双向移存器74LS194,74LS194的功能表,0,0,1,0,0,0,1,1,移,1,1,0,1,1,右,0,0,1,0,1,移,1,1,1,0,1,左,D0,D1,D2,D3,D0,D1,D2,D3,1,1,1,非上升沿,1,保持,0,0,0,0,0,D0,D1,D2,D3,右移DSR,左移DSL,MB,MA,Q0,Q1,Q2,Q3,并行输入,时钟脉冲CP,串行输入,控制信号,输 出,输 入,清零 RD,功能,异步清零,同步置数,低位向高位移动(右移),高位向低位移动(左移),保持,清零,置数,保持,5.5.3 移位寄存器的应用,并入并出数据寄存,并入串出多位数据共信道传输,串入并出共信道传输数据接收,