第二章2微机原理与接口技术.ppt

1、1.存储器的分段结构,8086有20条地址线 最大可寻址空间为 2201MB 可寻址的地址范围为 00000H0FFFFFH 该地址称物理地址 硬件用20位的物理地址来对存储单元进行寻址,2.4.2 存储器的分段结构和物理地址的形成,存储器的分段管理,由于8086中的地址寄存器都是16位的，用户不能直接使用20位的物理地址，编程时需要使用逻辑地址来寻址存储单元。 逻辑地址由两个16位数构成，其形式为： 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量）,存储器的分段管理,8086将存储空间分为多个逻辑段（段Segment）来进行管理，要求： 段的20位的起始地址（xxxx

2、xH）其低4位必须为0（xxxx0H），所以可以将它们省略，然后用1个16位数来表示表示段的首地址。 每段长度限216=64KB，所以段内偏移地址可以用1个16位数来表示（xxxxH）； 所以有： 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量）,逻辑地址的表示段地址：偏移地址,地址偏移量（xxxxH）,段首（xxxx0H）,低址,段尾,某逻辑段 64KB,某寻址单元,逻辑地址（LA）和物理地址（PA） 物理地址：就是存储器的实际地址，它是指CPU和存储器 进行数据交换时所使用的地址（20位）。 逻辑地址：是在程序中使用的地址，它由段地址和偏移地 址两部分组成（16位）

3、。,逻辑地址的表示形式为“段地址偏移地址”,物理地址=段地址10H偏移地址,1MB 最多可分为16个不重迭的段。实际上，两个不同的逻辑段可以交叠，或者完全重叠。 一个存储单元可以拥有多个逻辑地址，但只可能拥有一个唯一的物理地址。 例如： 物理地址： 00200H 逻辑地址： 0000H : 0200H 逻辑地址： 0020H : 0000H,物理地址和逻辑地址,每个存储单元都有一个唯一物理地址（00000H0FFFFFH） ，20位，该地址在指令执行时由地址加法器形成，并进行硬件寻址。 地址加法器的具体做法：段地址左移4位，然后加上偏移地址就得到20位物理地址。 用户编程时采用逻辑地址，其形式

4、为： 段的首地址 : 段内偏移地址 它们由两个16位的无符号数构成 。 如：逻辑地址“1460H:100H” = 物理地址14700H,逻辑地址来源,例：给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。,2.5 8086微处理器的时序,时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时,什么是总线操作？,2.5.1 系统的复位和启动操作,8086的复位和启动操作是通过RESET引脚上的触发信号来实现的。 8086要求复位信号RESET起

5、码维持个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于50微秒的高电平。 当RESET信号一进入高电平，8086 CPU就会结束现行操作，并且，只要RESET信号停留在高电平状态，CPU就维持在复位状态。在复位状态，CPU各内部寄存器都被设为初值。 从右表中看到，在复位的时候，代码段寄存器CS和指令指针寄存器IP分别初始化为0FFFFH和0000H。所以在复位之后再重新启动时，便从内存的0FFFF0H处开始执行指令。因此，一般在0FFFF0H处存放一条无条件转移指令，转移到系统程序的入口处。这样，系统一旦启动，便自动进入系统程序。,8086微处理器的时序（续1）,总线操作是指CP

6、U通过总线对外的各种操作 8086的总线操作主要有： 存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti,什么是总线周期？,8086微处理器的时序（续2）,总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程 8086的基本总线周期需要4个时钟周期,4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 当需要延长总线周期时需要插入等待状态TW,何时有总

7、线周期？,总线周期,基本总线周期由4个T状态组成：T1、T2、T3、T4 等待时钟周期TW，在总线周期的T3和T4之间插入 空闲时钟周期Ti，在两个总线周期之间插入,插入等待状态Tw,同步时序通过插入等待状态，来使速度差别较大的两部分保持同步 在读写总线周期中，判断是否插入TW 在T3的前沿检测READY引脚是否有效 如果READY无效，在T3和T4之间插入一个等效于T3的TW ，转1 如果READY有效，执行完该T状态，进入T4状态,演示,等待状态,动态,8086微处理器的时序（续3）,任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起

8、存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期 CPU响应可屏蔽中断时生成中断响应总线周期,如何实现同步？,8086微处理器的时序（续4）,总线操作中如何实现时序同步是关键 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作,最小模式的总线时序,存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期,3.3.2 最小模式下的总线读操作时序图,8086