WX_微型计算机控制技术_第二章4.ppt

1、第二章在投入产出接口和过程信道、2.7天线计程仪输出信道、微机操纵系统中，用天线计程仪输入信道收集到的残奥仪表，在一定的控制规则或某个控制算法中进行处理后，输出控制信号，实现被控制设备或生产过程的控制或调节。 在模拟计程仪输出通道中，经由数字/模拟计程仪(D/A )转换，将计算机输出的数字信号转换为模拟计程仪信号并传递至致动器，致动器直接作用于生产过程进行控制和调整。2.7.1 D/A转换器的原理，许多D/A转换器由精密电阻网络、电流和电压开关阵列组成。 按数字输入值切换开关，产生对应输出的电流和电压。图2-34 D/A转换器的原理分块图、D/A转换器的分类：根据解密网络，分为权利电阻网络D/

2、A转换器t型电阻网络D/A转换器权利电流型D/A转换器等。 电阻网络D/A转换器、电阻网络D/A转换器主要由电阻网络、模拟计程仪开关、互惠生放大器和基准电源VREF四部分组成。 然后键入四个二进制位的二进制代码DD3D2D1D。 设流过加法运算放大器输入端的电流为：反馈电阻为RfR/2，则电路的输出电压为：所以电路的输出电压VO与所输入的4个二进制位的二进制代码成比例：这样，n二进制位的权利电阻网络DAC的加法运算放大器的输入端电流、输出电压式分别为： 根据上述转换方法，当输入4二进制位的二进制代码DD3D2D1D01010时，电路的输出电压为：因此，在Dn0000时，VO0； 在Dn1111

3、的情况下，输入n二进制位的二进制代码的输出电压可以取值的范围为：权利电阻网络DAC电路的优点在于电路结构简单，使用电阻少的各数字转换为云同步，速度快。 缺点是，在电阻网络中电阻值的差较大，随着输入信号的二进制位数增加，在电阻网络中电阻值的差变大。 很难在相当宽的范围内保证电阻值的精度，不利于电路的集成。 集成了目前D/A转换器中常用的t型电阻网络D/A转换器，以克服电阻网络DAC中电阻值差异过大的缺点。 t型电阻网络DAC克服了由于电阻网络的电阻值只有r和2R两种电阻而导致电阻值分散的缺点。2.7.2D/A转换器如何选择，d/a转换器一般可被分类如下。 (1)根据输出是电流还是电压信号，可以分

4、为电压输出型和电流输出型。 (2)根据输出通讯端口是串行还是残奥电平，可分为串行输出和残奥电平输出解老虎钳。 (3)内部的锁存器根据有木有分为无锁存器型和带锁存器型。第一极限分辨率、D/A转换器的极限分辨率，将输入数字量变化1时的输出模拟计程仪的变化的大小，即与相邻的2个二进制代码对应的输出电压之差称为D/A转换器的极限分辨率。 这可以确定由D/A引起的最小模拟计程仪变化，并反映计算机的数字输出对致动器控制的灵敏度，以最低位二进制位(LSB )来表现。 在n二进制位D/A转换器中，极限分辨率可以表示为： 例如，在满刻度值为5.12V时，对于单极性输出，8二进制位的D/A转换器的极限分辨率为5.

5、12/28=20mV/步，12二进制位的D/A转换器的极限分辨率为5.12/212=1.25mV/步。 即，8二进制位的D/A转换器只能反映20mV的增量，与此相对，12二进制位的D/A转换器能够反映1.25mV的增量。 因此，12二进制位的D/A转换器是8二进制位分辨率的16倍。 设计时根据对系统分辨率的要求选择D/A转换器，在满足灵敏度控制要求的原则下，适当有馀量，但选择的分辨率越高越好。 增加系统的成本和复杂性。 2精度、变换精度被给出作为最大的静态变换误差。 该变换误差是非线性误差、比例系数误差和漂移误差等的综合误差。 但是，在一些产品的说明中，只提出个别的误差，不提出综合误差。 应该

6、注意的是，精度和分辨率是两个不同的概念。精度是指转换后获得的实际值接近理想值的程度，而分辨率是指影响转换结果的最小输入量，并且分辨率高的D/A转换器不一定具有高精度。 也称为3转换时间、定径套上升时间。 将数字形式的输出转换为稳定模拟计程仪信号所需要的时间，即，从从D/A转换器输入的数字形式改变开始、到其输出模拟计程仪量达到对应的稳定值为止所需要的时间，称为转换时间。 D/A使用常见的转换时间来描述速度。 一般而言，电流输出的D/A转换时间短，电压输出的D/A转换时间长。 4非线性(线性)、非线性也称为线性或非线性误差。 两个相邻数字之间的差值必须是1LSB，即，理想转换特性是线性的。 但是，

7、零配件的非线性有非线性误差。 它是在D/A转换器的零点调整(D=00H，模拟计程仪输出为0 )和男同志调整之后，实际的模拟计程仪输出和理论值的差。 非线性通常用百分比来表示。 例如，1%表示实际输出和理论值的差在全尺度的1%范围内。2.7.3 8二进制位D/A变换器DAC0832和应用，1、DAC0832的结构和原理DAC0832是电流输出型8二进制位D/A变换器，采用CMOS工艺，采用单电源(5 15V )、低电功耗(20mW )、逻辑电平输入和TTL兼容，内部电路为R-2R T型电阻是吗？ DAC暂存器：即图2-37 DAC0832的内部结构和大头针，数据输入锁存器：DAC暂存器：DAC暂

8、存器有效(男同性恋)时，8二进制位电路开关8二进制位D/A转换器处于某个状态，IOUT1能够具有相应的输出电流。两级缓冲器暂存器分别为输入数据锁存器和D/A暂存器，用于行政许可数据输入的控制逻辑分别为：控制大头针以不同的设定，使得数据输入锁存器和D/A转换器可以用双缓冲器操作方式、单缓冲器操作方式或直通方式操作。 所谓双缓冲方式，是输入芯片的数据通过输入锁存器和D/A暂存器的2级锁存器进行输出转换的方式。 以单缓冲方式输入的数据，仅通过1级闩锁进行输出转换。 直通方式是芯片直接对从电脑CPU传输的数据进行D/A转换的方式。 二、DAC0832的大头针说明、D0D7:8二进制位数字量输入端、D0

9、为最下位、D7为最上位。片选信号信号、低有效。 写入控制信号1，低电平有效。 写入控制信号2，低电平有效。数据传输控制信号为低电平有效，用于控制DAC暂存器。 ILE :数据锁存器行政许可信号、高电平有效。 ioutt1:电流输出端子1、DAC暂存器的数据全部为“1”时输出电流ioutt1最大，DAC暂存器全部为“0”时输出电流为零。 Iout2:电流输出端子2。 Iout1 Iout2常数。 单极性输出时，Iout2通常接地。 Rfb :内部反馈电阻输入端子，该电阻在芯片内，Rfb端子可以与外部互惠生放大器的输出端子直接连接。 这样，相当于将一个反馈电阻与互惠生放大器的输入端子和输出端子连接

10、。 内部Rfb=15k。 VREF :基准电压输入端子，要求施加高精度的电压源，与芯片内的电阻网络连接，范围为-10V 10V。 DGND :数码。 模拟地。 AGND和DGND是不同性质的土地，必须单独连接，一般来说，这两块土地必须连接在一起，以提高抗噪能力。 Vcc: 5 15V单电源供给端子、3、DAC0832输出方式、1单极性电压输出DAC0832是电流型输出，有电流输出1(Iout1)和电流输出2(Iout2)、Iout1 Iout2常数。 DAC暂存器的数据全部为“1”时，输出电流ioutt1最大，DAC暂存器全部为“0”时，ioutt1的输出电流为0。 在实际应用中，经常需要电压

11、输出。因此，必须将互惠生放大器连接至DAC0832的输出端，以便将电流信号转换为电压信号。在图2-38的单极性电压输出、图2-39的具有零和男同志功能的单极性电压输出电路、2双极性电压输出、追踪系统(电机控制系统等)中，偏差的控制量不仅与其大小有关，也与其极性有关。 在此情况下，要求DA转换器的输出电压为双极性。 在DA转换器中，输出电压的极性可以通过控制基准电压源的极性的3种方法实现。控制输出电压的极性的外置电路。图2-40的双极电压输出电路、DA转换器的总输出电压：可取入R1、R2、R3的值：VREF= 5V时，Vout1=0V时，Vout2=-5V； 在Vout1=-2.5V时，在Vou

12、t2=0V Vout1=-5V时，Vout2= 5V。 3电流输出在微机的控制输出信道中始终以电流信号传递信息，因为电流信号易于在远距离传递并且不易受干扰。 这将电压信号再次转换为标准电流信号010mA或者420mA，完成电流输出方式的电路称为V/I电路变换。 D/A转换器采用标准电流输出时，只需在输出放大器后追加V/I电路变换即可。 V/I电路变换通常有两种形式，即正常操作的V/I电路变换和集成的V/I电路变换。 (1)通常的V/I电路变换，在R3、R4Rf、RL的情况下，认为IO都在Rf中流动，因此若UU、R1=R2、R3=R4，则能通过上式进行整理：(2)集成V/I电路变换，AD694是

13、美国AD公司制造的单片电源由输入缓冲放大器、V/I电路变换、基准电压源、4mA偏移电流发生器等功能模块构成，可将输入电压信号转换为标准电流信号，广泛应用于压力、产水量、温度等信号的残奥仪表传递和阀、调节器等过程控制。 通过改变端子的连接方法，可选择多个电压输入范围，输出420mA或020mA的电流信号。 具有转换精度高、使用方便的特点。图2-42 AD694大头针图，下图为AD694的典型应用电路图，输入信号为010V、420mA输出。 因此，动作电源电压为12.536V，9脚4mA的偏置电流男同性恋接地，输出电流处于420mA之间。 四、DAC0832接口电路，DAC0832是8二进制位D/

14、A转换器，数据男低音可以连接到8二进制位、16二进制位或更高二进制位的电脑CPU。 在连接8个二进制位的电脑CPU的情况下，DAC0832的数据线D0D7可以被直接连接到各个电脑CPU的数据男低音D0D7，并且在连接16个或更多二进制位的电脑CPU的情况下，DAC0832的数据线D0D7可以被连接到CPU的数据总线的低8位(D0D7)。 图2-44 DAC0832和51单片微型计算机的连接电路在输入暂存器锁存的状态下运行。 运算放大器的输出电压例如为：产生矩形波LL: MOV A、#00H的低电平MOV DPTR、#0FEFFH MOVX DPTR、a； 转送转换LCALL DMS1； 低幅度

15、MOV A、#0FFH； 高电平MOVX DPTR，a； 运输转换LCALL DMS2； 高幅度SJMP LL、DMS1: MOV R6、#10 L1: MOV R7、#100 NOP L2: DJNZ R7、L2 DJNZ R6、L1 RET DMS2: MOV R4， 例2 :三角波MOV A、#00H MOV DPTR、#0FEFFH SS1: MOVX DPTR、a； 传输转换nopnopnopnopss2:Inc； 等速上升JNZ SS1 SS3: DEC A MOVX DPTR，A NOP NOP； 等速下降jnzss3sjm PSS 2，2.7.4二进制位D/A转换器DAC121

16、0，1，DAC 1210的主要性能和特征输入数字为12二进制位二进制，解析度为12二进制位电流确立时间1s电源供给电源5v (单电源供给)基准电压VREF的范围-10 10V； 输入信号是与TTL电平兼容的单缓冲、双缓冲或直接数字数据输入。 另一方面，在DAC1210端子描述、图2-45 DAC1210内部原理分块图和高电平的情况下，锁存输入锁存器的数据。 12二进制位输入锁存器被分成存储上位8二进制位的数据和下位4二进制位的数据的2个部分。 字节控制是字节控制信号，DAC1210芯片的各大头针功能如下：片选信号信号(低电平有效)。 将：写入1 (l电平有效)。 的双曲馀弦值。字节序列控制。该

17、大头针为高电平时，使输入锁存器的12个单元启用，12二进制位的数据为锁存在云同步第1级的2个输入暂存器中的低电平时，仅低位4二进制位的输入锁存器有效。 用于将数字数据(DI )发送至输入锁存器。 时：写入2 (低电平有效)。使能、传输控制信号(l电平有效)。 与该信号组合，可将输入锁存器的12二进制位数据传输至DAC暂存器。 DI0DI11 :数据输入端，12条数据输入线中，DI0是最低位二进制位，DI11二进制位是最高有效位。 ioutt1:电流输出端子1、DAC暂存器的数据全部为“1”时输出电流ioutt1最大，DAC暂存器全部为“0”时ioutt1为零。 IoutT2:电流输出端子2。

18、Iout1 Iout2常数。 Rfb :反馈电阻输入端子。 该电阻在芯片内，与芯片上的R-2RT型电阻网络匹配。 UREF :连接外部高精度电压源和内部R-2RT型电阻网络的基准电压输入端子。 UREF的选择范围为-10V 10V。 DGND :数码。 是数字逻辑的地方。 模拟地。 是计程仪电路部分的地方。 另一方面，作为DAC1210的接口电路设计，AC1210具有12个二进制位的数据输入线，与8个二进制位的电脑CPU数据男低音连接时，需要执行2次输出指令。 为了防止在两个输出指令之间D/A转换器输出不必要的模拟计程仪，需要将低位8二进制位和高位4二进制位的数据作为云同步发送到DAC1210的12二进制位DAC暂存器。 在特定电路设计中，通常使用两级数据缓冲区结构来解决DAC1210和男低音之间的连接问题。 另外，图2-46 DAC1210和单片微型计算机AT89S51之间的连接电路，Q6是片选信号信号，Q7是作为DAC1210输入锁存器选择信号，上位8二进制位地址是0BFH，下位4二进制位地址是3FH。 此外，由DAC1210实现的锯齿波计程仪程序包含ORG0030H START: MOVR2、#0FFH； 输出值高8位数值MOVR3、#0F0H； 输出值低的4位数值AGAIN: MOVA，R2 MOVR0，#0BFH MOVX R0，a； 输出前8位MOVA，R3 SW