数字电子技术5.ppt

1、(4-1)，济南学院桥电气电子教育和研究中心Xue bicui于2011年01月，第5章触发器，(4-2)，第5章触发器，5.1概述，5.2 SR闩锁，5.6触发器的逻辑功能和说明方法，5.5，触发器、输出状态不仅与当前输入相关，而且与原始输出状态相关；触发器是内存功能的逻辑组件。按功能分类：RS触发器、d触发器、JK触发器、t触发器、t触发器等。能够存储二进制信号的基本单位电路称为触发器。5.1概述，按触发器分类：水平脉冲边缘，(4-5)，5.2基本RS触发器(SR闩锁)，反馈，I .电路结构和工作原理，(4-6)，1，1，0，1，0，1，0，1，0，0(3)输入时，(4-11)，原始状态：

2、1，1，1，0，0，输出原始状态裴珉姬：(3)输入时，(4-12)，输出全部为1，(4，(4-14)，默认RS触发器的简化菜单，逻辑符号，(4-15)，1，触发器是永久性设备，只要=1，触发器就保持不变。在正常状态下，两种输出是互补的。q通常定义为触发器的状态。2，在控制侧添加负脉冲，可以改变触发状态。通过在末端添加负脉冲，Q=1被称为“定位”或“位置1”末端。结束以Q=0添加负脉冲，称为“重置”或“0”结束。(4-16)，第二，动作特性，输入信号可以在整个操作时间内直接改变输出端点和的状态。例如，(4-17)，时钟控制触发器统称为时钟触发器。1，电路结构和工作方式，r，s是输入控制端，基本R

3、S触发器，输入控制电路，5.3级触发器(时钟触发器)，(4-18)，CLK=0，0，触发器是原始状态裴珉姬(4-4-)，CLK、R、S、Q、的输出全部为1，CLK删除后的状态不确定(4-23)，在使用同步RS触发器的情况下，在CLK信号到达之前，触发器可能需要提前设置为指定状态。为此，实际同步RS触发电路通常具有专用异步位输入和异步重置输入。(4-24)，第二，仅当CLK为有效级别时，触发器才允许输入信号，并根据输入信号将触发器的输出设置为适当状态的动作特性。在CLK=1的整个时间内更改s和r将更改触发器输出端的状态。CLK=在一段时间内多次更改输入信号时，触发器的状态也会反转多次，从而减少了

4、电路的抗干扰能力。(4-25)，示例5.3.1已知同步RS触发器的输入信号波形如下图所示绘制电压波形。将触发器的初始状态设置为Q=0。对于、(4-26)和单个终端输入信号，某些集成电路也将同步RS触发器视为下图。通常将此电路称为d型锁(或恒星锁)。S，R，(4-27)，希望触发器的状态在每个CP周期中只更改一次。一、电路结构和工作原理、一、主从RS触发器、5.4脉冲触发器(主从触发器)、延迟输出、(4-28)、CLK=1时，主触发器根据s、r的状态反转，并在触发器中保持原始状态CLK从1返回0时，主触发器状态在CLK=0期间不再更改，从属触发器反转为与主触发器相同的状态。(4-29)，2，主从

5、JK触发器，J=1，K=0，CLK下拉时设置触发器1。J=0，K=1，CLK下降触发器设置为0。J=K=0时，触发器保持其原始状态。沿J=1、K=1、CLK降反转触发器。(4-30)，主从JK触发器属性表，(4-31)，在某些集成电路触发器产品中输入两个或多个终端j和k。在此例中，J1和K1、J2、K2是与的逻辑关系。(4-32)，计时图，clk，k，j，q，设置1，裴珉姬，翻转，设置0，(4-33)，第二，动作特性，2，在CP=1期间，输入信号全部受主触发器控制，并且必须增强抗干扰能力。1，主从：输出状态随着CP的下降而变化。*CP=如果输入信号在一段时间内发生变化，则触发器的辅助状态在到达

6、时沿着CP下降，不一定现在就由输入信号的状态确定，并且必须考虑输入信号在整个CP=一段时间内的变化过程来确定辅助状态。CP、S、R、Q主、Q自、(4-34)、示例5.4.3图5.4.3中的主从JK触发电路已知的CP、j、k的电压波形如下图所示，并绘制了纵断面的电压波形。将触发器的初始状态设置为Q=0。*CP=在一个期间内，主触发器只能翻转一次，翻转一次后不返回原始状态(4-35)，希望触发器的状态仅取决于基于CP下降(上升)的到达时间输入信号的状态，与之前和之后的输入状态无关。5.5边缘触发器用于当前数字集成电路产品的边缘触发器电路，用于由d触发器组成的2个级别的边缘触发器、阻塞触发器裴珉姬、

7、使用栅极电路传输延迟时间的边缘触发器等多种较为常见的形式的电路结构。(4-36)，一个，两个级别触发d触发器的边缘触发器，(4-37)，CMOS的边作为触发d触发器的特性表，输入信号作为单个纵断面d给出，因此这种触发器称为d触发器。触发器(4-38)，异步位置设置，具有重置端点的CMOS边缘触发器，(4-39)，0阻塞线，1裴珉姬线，2，阻塞触发器裴珉姬，(4-40)，3，传输延迟而且，在此之前或之后输入信号的变化不会影响触发器的状态。4，运动特性：示例5.5.1图5.5。在4的CMOS边缘触发电路中，d端和CP的电压波形绘制了q端的电压波形，如下图所示。触发器的初始状态为Q=0。(4-41)

8、，5.6触发器的逻辑功能和说明方法，5.6.1触发器按逻辑功能分类，1，RS触发器，时钟信号中的逻辑功能与表5.6.1属性工作表中指定的逻辑功能匹配时称为RS触发器。(4-42)，特性方程式：RS触发器的状态切换度，符号：(4-43)，第二，JK触发器，时钟信号中的逻辑功能遵循表5.6.2特性表中所述逻辑功能的人称为JK触发器。表5.6.2 JK触发器特性表，JK触发器的状态切换度，(4-44)，特性表达式：符号：(4-45)，3，T触发器，表5.6.3 T触发器的特性表，JK触发器的两个输入部分j和，特性方程：(4-46)，图5.6.3 T触发器的状态切换度和逻辑符号，T触发器的控制端连接到

9、固定的上层(即T段等于1)，即，当每个CP信号工作时，触发器必须反转到初始状态。有时，这种连接的触发器称为t触发器。(4-47)，4，d触发器，时钟信号操作的逻辑功能遵循表5.6.4属性表中规定的逻辑功能的人称为d触发器。表5.6.4 D触发器的特性表，图5.6.4 D触发器的状态切换图，特性表达式：(4-48)，CP，D，Q，绘制D触发器的输出波形。，(4-49)，1，RS触发器，2，JK触发器，4，t触发器，摘要，3，t触发器，5，d触发器，(4-50)，触发器的子项和当前状态)、逻辑功能：电路结构：JK、RS、t三种类型的触发器中，JK触发器的逻辑功能最强，同时包括RS和t触发器的逻辑功能。因此，如果需要使用RS和t触发