组成原理第3章2.ppt

1、3.4中央处理器模型本节将通过一个模型机的设计来讨论中央处理器的工作原理、指令的执行过程和微指令的生成方法，并进一步建立整个机器的概念。模型机设计得简洁明了，这样学习者就可以掌握中央处理器设计的基本原理。3.4.1中央处理器设计步骤1。绘制指令系统，根据机器硬件的功能设置相应的指令，并确定指令格式、寻址方式和指令类型。2.确定整体结构，确定寄存器、ALU和数据路径设置。3.安排定时，以确定中央处理器采用的定时系统。组合逻辑控制器采用三级时序，微程序控制器采用二级时序。机器周期、拍电位(微指令周期)、工作脉冲。4.绘制指令流和微指令序列。分析每条指令的执行过程，绘制流程图(寄存器转移阶段)，并列

2、出操作时间表。5.控制逻辑的形成组合逻辑控制器：归纳微操作，写出每个微操作的逻辑表达式，形成产生微指令的逻辑电路。微程序控制器：总结微操作，设计微指令格式，根据指令流编写微程序，编码后写入控制存储器。中央处理器设计的前两个步骤与控制器的类型无关，但最后三个步骤与控制器的类型有关。3.4.2模型机1的指令系统。指令格式，使用固定长度指令格式，具有16位指令字长度和固定长度操作码(4位)。指令中给出了寄存器号和寻址模式号，它们组合起来形成操作数地址。主存容量为64K16位，由字寻址，地址码号需要16位。模型机的指令格式分为三类，如图3-32所示。双操作数指令格式：4 6 3 3，目的地址，源地址，

3、单操作数指令格式：4333，目的地址，传输指令格式：15121198654310，传输地址，传输条件，中央处理器可编程访问寄存器：寻址模式编码助记符定义，2。参见寻址模式一书，000，R，(R)是操作数，寄存器间地址，001，(R)，(R)是操作数地址，010，-(R)，-(SP)，(R)-1是操作数地址，而(SP)-1是堆栈顶部(2)有五条双操作数算术逻辑指令，加法，除法，与，或，EOR，(3)有六条单操作数算术逻辑指令，即否定：COM，补偿： NEG，加法1:INC子程序调用和返回指令： RST JSR。调用子程序时的隐式约定，返回地址到堆栈并保存，用入口地址修改PC机；返回时，隐式同意从

4、堆栈顶部获取返回地址，并将其发送给PC机(JMP指令的一种特殊情况，它使用自增寄存器地址并将寄存器指定为SP)。0 0 0 0 0 0，5 4 3 2 1 0，分支地址，无条件转弯，0 0 0 0 1，无进位转弯，(C=0)，0 0 0 1 0，无溢出转弯，(V=0)，0 0 1 0 0，数字非零转弯，(Z=0)，0 1 0 0 0，数字正转弯，(.有溢出圈，(V=1)，1 0 1 0 0，数字零圈，(Z=1)，1 1 0 0 0，数字负圈，(N=1)，条件满足，地址转移；否则，按顺序执行。见表3-9，15 12 11 9 8 6 5 0，子程序入口，5 4 3 2 1 0，3.4.3模型机1

5、的组成和数据路径。组件设置如图3-33所示。数据路径结构(1)寄存器字长为16位，D触发器组成，CP驱动，1)可编程寄存器，通用寄存器，R0(000 R2(010)，R3(011)，允许中断(开/关)，4 3 2 1 0，寄存器C，2)非编程寄存器，堆栈指针：SP(100)，指令计数器：PC(111)，程序状态字：PSW(101)，仅使用5位，330寄存器D，33366指令寄存器IR :存储当前指令。地址寄存器MAR和数据寄存器MDR实现了中央处理器和主存储器之间的接口。当地址寄存器MAR: EMAR为高电平时，MAR被发送到地址总线，当EMAR为低电平时，MAR与地址总线断开。CPMAR将内

6、部总线数据驱动到MAR中，一个是潜在的微指令，另一个是脉冲微指令。见表3-10 R(读)w(写)CPMDR操作X上升沿总线数据进入MDR 0 0 0 MDR输出为高阻抗0 1 0输出数据到数据总线1 0 0数据总线数据进入MDR，SN74181 4件SN74182 1件，(2)运算单元，ALU，选择数据源，选择器A，选择器B，移位器：实现直接传输，左移位，右移位和字节交换。2.总线和数据路径结构，为了使数据传输控制简单集中，采用以算术逻辑单元为中心的总线结构。(1)它由四部分组成：算术逻辑单元组件、寄存器组、内部总线、中央处理器与系统总线的连接。(16位)，(2)特性，算术逻辑单元是内部数据传

7、输路径的中心；寄存器采用离散结构；内部总线采用单向数据总线(16位)。通过MAR和MDR实现与系统总线的连接。MDR，输入，输出到数据库，输出到算术逻辑单元的B门，输出，来自内部总线的输入，来自数据库的输入，(输入)，(位置)，3。各种信息传输通道，M，(1)指令信息，放置，DB，IR，(2)地址信息，1)指令地址，2)指令地址PC，C0，回车，3)分支地址，寄存器寻址：R0，回车，B，alu，移位，内部，PC，寄存器间地址：R0，回车，B，alu，移位，内部，mar，索引：R0，PC，A，ALU，移位，内部，MAR，ab，M，DB，移位，内部，C，M，MDR，等等微命令设置，(1)数据路径操

8、作：alu功能选择：ALU输入选择：输出移位选择：结果分配：3S2S1S0，m，C0，无移位，左移，CPR0，CPC SET MDR SMDR，1，MAR发送地址到AB，0，00 MDR与DB断开，MAR与AB断开，R=1读W=1写，设置IR SIR，3.5组合逻辑控制模式，3.5.1组合逻辑控制器定时系统，1。占空比，取索引周期FT源周期ST目标周期DT执行周期et，用于正常指令执行。用于输入/输出传输控制。在整个指令周期中，任何时候只有一个工作周期状态标志必须为“1”。中断周期IT DMA周期dmat，图3-34 CPU控制流程(占空比转换)，FT，double，single，turn，S

9、T，dr，dt，et，DMAT，Sr .修改PC。男性操作，取指完成后，根据操作码和寻址方式(读/非读寻址)转入相应的工作周期。按照寻址方式(不是r寻址)形成源地址，从m中取出源操作数，暂时存储在C中.2)源周期ST，3)目的周期DT，根据寻址模式(非R寻址)形成目的地址，或者从M中取出目的操作数并暂时存储在D中.4)执行循环ET，并根据操作码完成相应的操作(转移、操作、取转移地址并发送给PC机、返回地址堆栈保存)；随后的指令地址被发送到3月5日)中断周期，它是指从中央处理器响应中断请求到执行中断服务程序之前的一段时间。关闭中断，保存断点和PSW，并传输服务程序条目。6)直接存储器存取周期DM

10、AT DMAT指的是在中央处理器响应直接存储器存取请求之后的数据传输一次。直接存储器存取控制器接管总线权利并控制直接传输。1)时钟周期时间：1微秒完成一步操作：从m中读出一次并通过数据通路传输；或者数据路径传输操作；或者给m写封信。2。时钟周期(节拍)t，模型机将内存访问时间作为一步操作时间。总线周期等于时钟周期，可以根据需要进行扩展。2)时钟周期数：每个工作周期的第一拍T=0。当一个新的节拍t开始时，t在工作周期结束时被清零，并且一个工作周期中的时钟数量是可变的。使用计数器t控制节拍数，并在每个时钟结束时设置一个脉冲。(见图3-36)，3。工作脉冲P、1S、T、P、被驱动到寄存器中，并且执行

11、定时转换(周期性状态设置/清除、时钟计数/清除)。解码计数值以产生拍频电位(见图3-35)。3.5.2指令流程图和操作进度表，绘制指令流程：确定每个工作周期中每个节拍完成的具体操作(寄存器传输级别)。列操作计划：列出每个操作所需的微命令和生成条件。1。以索引周期FT，1)进入FT图3-37的方式和条件FT状态触发器在初始化(上电和复位)时被置为FT，在程序正常运行时被同步驱动为FT。1，1英尺，CPFT，2)流程图3-38，英尺0:3)运行计划见表3-11。在工作周期中；将在每拍结束时发送。在工作周期结束时，发出所有五个计时输入命令。2。转移指令1)流程图图3-39，FT0:示例1:MOVR0

12、，R1；源编号，et0:et1:示例2:mov (r0)，(R1)；ft0:st0:st1:dt0:目的地址，et0:et1:et2:示例3:mov x (r0)，x(R1)；FT0:表单，获取源操作数，并将其临时存储在c中，这需要5个步骤。st0:dt1:dt0:源编号，et0:et1:et2:st1:st2:st3:st4:形式，dt2:dt3:目的地址，取目的地址，临时存储在MAR中，需要。源数据发送到内存需要三个步骤。2)作业进度见表3-12，如MOV (R1)，(服务点)；3。双操作数指令图3-40，取目标数并暂时存储在D中。FT0:立即号码，st0:st1:st2:dt0:dt1:

13、dt2:正式地址，dt3:dt4:目的号码，et0:et1:et2:4。单操作数指令，FT0:示例图3-41，DT0:mar，dt1:et0:et1: mdrm，et2: pcmar，5。转移-返回指令图3-42，无条件转移和有条件转移，SKP跳过下一条指令的执行。R从R中获取转移地址.(r)根据来自m的r指令来取传送地址。(R)从m中获取R指示的转移地址，并修改R.(服务点)从堆栈中获取返回地址并修改服务点。x(个人电脑)是基于个人电脑内容传输的。FT0:示例1:jmpr0，mar，et0:et1:et2:无条件和有条件转子：R，(R)，(R)，(SP)，(PC)，R中的入口，示例2:rst

14、(SP)；ft0:et0:MAR，示例3:jmp x(PC)；ft0:et0:et1:位移，ET2:MAR，6。转子指令图3-43，入口在m中，入口在堆栈中，ST1:子程序入口在ST中形成；将rETurn地址保存在et中，并旋转程序条目。ST0:MAR，例如：JSR(R2)；ft0:et0:et1:子例程条目，MAR，返回地址堆栈，et2:et3:7。中断周期信息技术图3-44中断周期流程图(1)如果在指令周期结束时检测到中断请求信号，则中断响应，如果满足响应中断的条件(如果没有直接存储器存取请求，则中断请求的优先级高于当前程序，并且执行是正确和错误的)(2)中断流程的信息技术操作依赖于硬件，

15、这称为隐式指令操作。在IT0:中，一个是关闭中断(0发送I)，另一个是修改SP(SP-1发送SP和MAR)，IT1 MAR，IT1，IT2:将PC的内容保存在主存储器(栈顶单元)，即PC通过MDR发送M。中断向量地址被发送到MAR以找到中断程序条目。中断程序条目被发送到PC机并标记，1被发送到傅立叶变换。8。直接存储器存取周期图3-45直接存储器存取周期流程图(1)直接存储器存取响应一般在总线周期结束时检测并响应直接存储器存取请求，模型机置于指令周期结束时，当条件满足时发送DACK信号，从而建立1发送DMAT。(2)2)DMAT中央处理器放弃总线控制权，直接存储器存取控制器接管总线并控制数据传输，当DMAT完成时，建立一次发送功能。(3)恢复原程序执行。直接存储器存取控制器放弃总线，中央处理器接管总线的控制。9。启动和复位启动和复位时，计算机将产生一个完全清除信号。有以下两种情况： (1)当电源达到正常工作音量时3.5.3微命令的合成和感应微命令的生成、合成和简化条件，由组合逻辑电路实现。1.微指令逻辑条件的综合简化分析微操作程序，汇总所有微指令(电位型和脉冲