(VHDL实验报告)一位半加器,全加器的设计

1、掌握数字电路EDA的设定校正和应用、1二进制位半加法器、全加法器的设定校正、2、实验目的、1、1二进制位二进制半加法器和全加法器的原理。 熟悉QUARTUSII软件的使用方法和VHDL输入。 3 .掌握解老虎钳斯坦共和国化语句的使用。 4 .学习从设定修改文件到模块象征符的创建过程。 三、实验原理、(1)半加法器2输入、2输出。 该电路是将两个输入数据的二进制位相加，输出一个结果二进制位和进位，没有进位输入的加法器电路。 实现2个1二进制位二进制数字的加法电路。 其真值如下图所示(s为和输出，c为进位输出):三，实验原理，(2)全加法器三输入，两输出。 那个电路是半加法器加上进位输入的加法。

2、其真值表如下：三、实验原理、(3)由数字电路知识可知，一个全加法器由两个半加法器和一个or男同性恋组成，其原理图如下。 因此，可以使用组件斯坦共和国化语句实现一个二进制位的全加法器。 四、实验内容，在本实验中，征半加法器时，半加法器的两个输入(a，b )用两个指拨开关表示，半加法器的两个输出(s，c )用两个LED表示。 在全加法器情况下，其设定修正利用分层结构描述法，首先设定修正半加法器电路，将其封装在半加法器模块中，然后在最高级别调用半加法器模块，将构成全加法器电路的最后全加法器电路的编译下载到实验箱中，其中，全加法器的3 在试验箱中滑动开关的移位位置位于下方时，表示其输出为低电平，相反，

3、输出市电平的FPGA和与其对应的通讯端口为高电平时，LED发光，相反，LED熄灭。 其指拨开关与FPGA大头针的连接表及LED灯管与FPGA大头针的连接表如下2图所示： 5、实验步骤、1、执行制作工程文件的QUARTUSII软件。 2 )从软件菜单中选择“FileNew Project Wizard”，创建新的项目工程。 喀呖声NEXT进入工作目录查询并设置项目工程名称和实体名称。 喀呖声NEXT，进入下一个设置对话框计程仪框(在本次实验中选择Cyclone II系列芯片EP2C35F672C8 )，在对话框计程仪框左上角的Family下拉菜单中选择Cyclone II，在中间右侧的Pin c

4、ount下拉菜单中喀呖声选择Speed grade的NEXT，完成数据老虎钳的选择，进入EDA工具设定画面。 5 )在默认奥尔特选项中喀呖声NEXT，查看新项目工程在先的所有设定信息，喀呖声FINISH，完成新项目工程的创建。 (1)半加法器的设定修正、五、实验顺序、2、文本设定修正文件的制作1 )选择file- new- devicedesignfiles- VHDL文件，喀呖声OK按钮，进入文本编辑器2 )与文本编辑器对应的VHDL文件当您选择“processing- compiler tool- start”或直接选择快捷方式栏上的三角形时，将出现一个编译程序窗口。 另外，虽然进行了设定

5、修正文件的整合和分析，但即使单独打开某个分析综合流程，也无需进行全部编译接口。 上述窗口设定完成后，喀呖声START按钮进行设定修改文件的全部编译。 如果文件有错误，则在软件下面会显示错误的原因和位置，用户可以修正，直到设置修正文件没有错误为止。 完成整个编译后，将显示一条消息，指示编译成功。 (1)喀呖声半加法器的设定修改、5、实验步骤、3、大头针分配Assignments菜单下的Assignment Editor，进入大头针分配窗口。 将弹出窗口的All更改为pin，喀呖声List后，Nodes Found窗口将显示所有信号的名称，喀呖声中间的按钮后，所选的通讯端口名称将显示在Select

6、ed Nodes窗口下。 双击OK按钮完成设定。 进入“大头针分配”窗口。 如下图所示，2 )按照“硬件和FPGA的大头针连接表”分配对应的输入大头针名，按照“LED灯管和FPGA的大头针连接表”分配对应的输出大头针名。本次实验的分配关系是(分别与输入端a、b对应的FPGA大头针名为H8、J8，分别与输出端c、s对应的FPGA大头针名为G13、G15 )，如下图所示：3)分配大头针后，再次进行全编译，使分配的大头针有效。 (1)选择半加法器的设定补正、5、实验顺序、4、模拟设定补正文件的File-New，在显示的对话框中选择Vector Waveform File，喀呖声OK按钮后打开空的波形

7、编辑器窗口。 2 )可以设定模拟结束时间，波形编辑器的差动奥尔特的模拟结束时间为1S，可以根据模拟的需要自由设定模拟的结束时间(这次设定的是1ms )。 选择QUARTUSII软件的Edit-End Time命令后，将出现“线路束时间”对话框，在Time框中键入模拟结束时间，喀呖声OK按钮完成设置。 如下图所示：3)插入投入产出通讯端口，在波形编辑器窗口左侧的通讯端口名列表区域中进行右喀呖声，从显示的右喀呖声菜单中选择Insert Node or Bus指令，在显示的Insert Node or Bus对话框计程仪画面中喀呖声Node Finder按钮。 从显示的Node Finder画面的F

8、ilter列表中喀呖声List后，Nodes Found窗口将显示所有信号的名称，喀呖声中央按钮后，选择的通讯端口名称将显示在Selected Nodes窗口下。 双喀呖声OK按钮完成设定，返回Insert Node or Bus对话框，双喀呖声OK按钮后，所有的投入产出通讯端口都出现在通讯端口名列表区域。 (1)模拟半加法器的设置校正、第五、实验序列、第四、设置校正文件的第四)编辑输入通讯端口波形，即，指定输入通讯端口的逻辑电平改变，并且选择在波形编辑窗口中输入波形的输入通讯端口。 以b通讯端口为例，在b上喀呖声鼠标右键，选择“值- -时钟- -周期”，然后将时间更改为1us。 然后，重复该

9、步骤，将a的时间变更为2us (a的周期是b的2倍)，将输入端的D0-D3选择不同的周期(一次有差异)。 最后，选择并保存软件的FieSave。 5 )指定模拟器的设定，模拟中有时间序列模拟和功能模拟的区别，在此介绍功能模拟。 在QUARTUSII软件中选择处理模拟器工具命令，打开“游戏模拟器工具”窗口，如下图所示。 按照图中的提示，首先创建功能模拟网格文件(在simulation mode之后选择Functional )，然后单击“generatefunctionalsimulationnetlist”按钮创建功能模拟网格创建功能模拟网格，喀呖声开始模拟的START按钮模拟仿真通讯端口窗口按

10、钮Report，观察模拟波形。 确认与实验内容相符。 实验仿真波形有(1)半加法器的设定修正、5、实验步骤、6、从设定修正文件向营销对象数据老虎钳的加载完成数据老虎钳的加载有两种形式，一种是向营销对象数据老虎钳的加载文件，另一种是向营销对象数据老虎钳的配置芯片的加载。 本节介绍如何加载营销对象数据老虎钳EP2C35F672C8。 1 )使用下载电缆连接PC机和实验系统。 选择QUARTUSII软件的ToolsProgrammer命令，进行程序设计盒窗口。 如果未设置计程仪编程硬件，则计程仪编程硬件类型为No Hardware，必须设置计程仪编程硬件。 喀呖声Hardware Setup计程仪编

11、程硬件设定按钮后，会出现如下图所示的计程仪编程硬件设定对话框计程仪。 3 )喀呖声“Add Hardware”按钮时，将出现“Add Hardware”对话框，在“Add Hardware”对话框计程仪框中，从“Hardware type”列表中选择所需的硬件类型。 USB接口的情况下，参照用户手册的USB电缆的安装和使用，使用残奥下载线的情况下，如下图所示返回选择计程仪手持设备的硬件设定窗口，喀呖声关闭按钮，结束设定。 您刚才选择的plump box硬件将出现在plump box的计程仪编程硬件类型中。4 )本次实验室使用的驱动程序安装方法为：“我的电脑”-老虎钳经管人-双喀呖声带黄色问号的

12、通用USB-更新驱动程序-列表或安装-下一步-从光盘安装- 5 ) 如果软件正在执行项目工程，则在打开计程仪plamming box时，将项目工程文件加载到营销对象解老虎钳中的文件会自动显示在计程仪plamming box窗口中，如果要加载其他文件，请从其他位置选择变量加载文件，然后单击Progam/喀呖声Configure，计程仪编程模式选择JTAG模式，喀呖声STRAT进行文件加载，直到加载进度达到100%，文件加载成功完成。 (1)半加法器的设定修正、5、实验顺序、1、制作工程文件(顺序与“半加法器的设定修正”相同) 2、制作文本设定修正文件的全加法器的设定修正采用“零配件斯坦共和国化语

13、句”，所以2个VHDL文本编辑对话框计程仪对话框请注意，顶层文件名必须与项目工程名称相匹配。 本次实验的基本文件是半加法器VHDL语句，最高位文件是全加法器VHDL语句，其语句分别如下2个图所示。 下一步与“半加法器的设定修订”步相同。 (2)全加法器的设定修订、五、实验步骤、三、大头针分配的主要步骤与“半加法器的设定修订”相同。 本次实验的全加法器的本次实验的分配关系为，(与输入端a、b、Ci分别对应的FPGA大头针名为H8、J8、J9，与输出端s、Ci分别对应的FPGA大头针名为G13、G15 )，如下图所示，(2)的实验模拟波形为， 5 .从设定修改文件向营销对象数据老虎钳的加载(步骤为

14、“半加法器的设定修改”)，(2)全加法器的设定修改，5 .实验步骤，制作实验请求文件时的基础文件用文本输入，最上位文件用格拉夫快速输入， 即，从生成1个模块象征符文件而生成了基底的设定完成文本文件的文本文件(VHDL半拉斯科)中选择create/update- createsymbolforcurrentfile，喀呖声“ok”后， 可以创建表示刚才打开的设计文件的功能的象征符(.bsf )。模块文件创建完成后，创建新的图形编辑文件并打开图形编辑器对话框。 在“格拉夫快速编辑器”窗口的工作区域中，双击鼠标左键，喀呖声图中的象征符工具按钮，或从菜单中选择“Edit-Insert Symbol .

15、”。 在Symbo对话框的项目条目下，可以看到并调用先前创建的半相加模块象征符文件。 在本次实验中，使用两个半加法器模块和一个或门模块连接，定义通讯端口。 结果如下图所示。 其他步骤与全加法器的设定修正步骤相同。 在此不一一赘述。 (3)补充“全加法器的设定修订”。 从设定修改文件到模组象征符的制作。 (一)半加法器本次实验我分别把实验箱的开关K1、K2作为半加法器的两个输入a、b，分别把LED彩灯LED1、LED2作为半加法器的两个输出端s、c。 实验时向下转动实验箱的指拨开关，则为低电平“0”。 拨号时为高电平“1”，LED高电平时点亮，低电平时熄灭。 以下的第一张图是输入为“00”时输出为“00”。第二张图是输入为“01”时输出为“10”的第三张图是输入为“10”时输出为“10”的第四张图是输入为“11”、输出为“01”， 其结果全部符合半加法器