第四章 组合逻辑电路.ppt

1、第四章 组合逻辑电路,4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险 4.4 若干典型的组合逻辑集成电路,掌握组合逻辑电路的定义、分析和设计，了解竞争冒险产生的原因即消除方法。 掌握典型的中规模集成组合逻辑电路的功能及基本应用，包括：编码器和译码器、数据选择器和数据分配器、数值比较器、算术/逻辑运算单元等。,本章教学目标,数字逻辑电路,组合逻辑电路,时序逻辑电路,任意时刻的输出仅取决于该时刻的输入，而与信号作用前电路原来的状态无关。,任意时刻的输出不仅取决于该时刻的输入，而与信号作用前电路原来的状态有关。,4.1 组合逻辑电路的分析,4.1 组合逻辑电

2、路的分析,特点：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,定义：组合逻辑电路是由门电路组合而成，电路中没有记忆单元，没有反馈通路。,已知逻辑电路,确定,逻辑功能,4.1 组合逻辑电路的分析,分析过程一般包含4个步骤：,(1) 由逻辑电路写出逻辑函数表达式 (2) 运用逻辑代数化简或变换 (3) 列逻辑状态表 (4) 分析逻辑功能,例 1：分析下图的逻辑功能,(1) 写出逻辑表达式,4.1 组合逻辑电路的分析,(2) 应用逻辑代数化简,反演律,反演律,4.1 组合逻辑电路的分析,(3) 列逻辑状态表,逻辑式,(4) 分析逻辑功能,输入相同输

3、出为“0”，输入相异输出为“1”， 称为“异或”逻辑关系。这种电路称“异或”门。,4.1 组合逻辑电路的分析,(1) 写出逻辑式,例 2：分析下图的逻辑功能,化简,4.1 组合逻辑电路的分析,(2) 列逻辑状态表,(3) 分析逻辑功能,逻辑式,输入相同输出为“1”，输入相异输出为“0” 称为“判一致电路”(“同或门”) 可用于判断各输入端的状态是否相同。,4.1 组合逻辑电路的分析,例3：分析下图的逻辑功能,L,（4）如I0、I1、I2均是0，则L0、L1、L2也均为0。,4.2 组合逻辑电路的设计,解：（1）根据题意列出真值表，如表所示。,（2）根据真值表写出各输出逻辑表达式：,4.2 组合

4、逻辑电路的设计,（3）根据要求将上式变换为与非形式：,（2）根据真值表写出各输出逻辑表达式：,4.2 组合逻辑电路的设计,（3）根据要求将上式变换为与非形式：,由此可画出逻辑图,4.2 组合逻辑电路的设计,该逻辑电路可用一片内含四个2输入端的与非门和另一片内含六个反相器的集成电路组成；也可用两片内含四个2输入端与非门的集成电路组成。,原逻辑表达式虽然是最简形式，但它需一片反相器和一片3输入端的与门才能实现，器件数和种类都不能节省。由此可见，最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最简单和最经济的。,4.2 组合逻辑电路的设计,用与非门实现,4.2 组合逻辑电路的设计,例5

5、：一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。,解：(1)分析设计要求，设输入输出变量并逻辑赋值；,输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。,4.2 组合逻辑电路的设计,(2)列真值表,(3) 由真值表写逻辑表达式，并化简；,化简得最简式：,(4) 画逻辑电路图：,4.2 组合逻辑电路的设计,4.3 组合逻辑电路中的竞争冒险,定义：电路在信号电平变化瞬间，可能与稳态下的逻辑功能

6、不一致，产生错误输出，这种现象就是竞争冒险。,1、产生竞争冒险的原因,竞争冒险,（实例说明）,正常情况：如果A、B变化同时发生，则：当A、B任一为0时，输出L为0，如图(a),实例1：图为与门,则：在此t内，出现1个高电平窄脉冲（干扰脉冲）,异常情况：如果由于前级门电路的延迟差异或其他原因，A、B跃变的时刻不等，存在t，如图（b）,图(a),图（b）,，稳态下,4.3 组合逻辑电路中的竞争冒险,1、产生竞争冒险的原因,竞争冒险,正常情况：如果A、B变化同时发生，则：当A、B任一为1时，输出L为1，如图(a),则：在此t内，出现1个低电平窄脉冲（干扰脉冲）,异常情况：如果由于前级门电路的延迟差异

7、或其他原因，A、B跃变的时刻不等，存在t，如图（b）,实例2：图为或门,图(a),图（b）,，稳态下,4.3 组合逻辑电路中的竞争冒险,1、产生竞争冒险的原因,实例3：如图,当A、B都为1时，,此时，L为两个互补信号相加， 则：该电路存在竞争冒险。如图。,产生竞争冒险的原因是： 门电路的输入信号经过不同的传输途径到达输入端时，由于前级门电路的延迟差异或其他原因，使输入变量跃变的时刻不同，存在t，由此输出就可能出现违背稳态下逻辑关系的干扰脉冲。,4.3 组合逻辑电路中的竞争冒险,定义：电路在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象就是竞争冒险。,1、产生竞争冒险的原

8、因,定义： （1）当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。 （2）由竞争而可能产生输出干扰脉冲的现象称为冒险。 注意：有竞争现象时不一定都会产生干扰脉冲。,4.3 组合逻辑电路中的竞争冒险,2、检查竞争冒险现象的方法,（1）在输入变量每次只有一个改变状态的简单情况下，只要输出端的逻辑函数在一定条件下能简化成,可判定存在竞争冒险,或,【例】试判断图中的两个电路中是否存在竞争冒险。已知任何瞬间输入变量只可能有一个改变状态。,故，图(a)存在竞争冒险。,故，图(a)存在竞争冒险。,4.3 组合逻辑电路中的竞争冒险,2、检查竞争冒险现象的方法,（2）如果输

9、入变量有两个或两个以上的量同时改变状态，则可用计算机辅助分析。 （3）用实验来检查电路的输出端是否有因为竞争冒险而产生的尖峰脉冲。 强调：（2）和（3）两种方法通常一起用。,（1）在输入变量每次只有一个改变状态的简单情况下，只要输出端的逻辑函数在一定条件下能简化成,4.3 组合逻辑电路中的竞争冒险,3、消除竞争冒险现象的方法,（1）接入滤波电容 由于竞争冒险而产生的干扰脉冲一般都很窄，所以，只要在输出端并接一个很小的滤波电容，就足以把干扰脉冲的幅度削弱至门电路的阈值电压以下。,这种方法的优点：简单易行，缺点：增加了输出电压波形的上升时间和下降时间，使波形变坏。, “0” 表反变量,四位数码比较

10、器逻辑式,2、四位数码比较器,四位数码比较器的真值表：,a3 b3 1 0 0,a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0,a3=b3 a2=b2 a1= b1 a0 b0 0 0 1,a3=b3 a 2=b2 a1= b1 a0 b0 1 0 0,a3=b3 a2=b2 a1b1 0 0 1,a3=b3 a2=b2 a1 b1 1 0 0,a3=b3 a2b2 0 0 1,a3=b3 a2b2 1 0 0,a3 b3 0 0 1,四位数码比较器 74LS85,（向高位输出）,例1：七位二进制数码比较器（采用两片74LS85）,必 接 好,(1),(2),高位片,低位片,【

11、例】逻辑电路如图所示，试分析该电路的功能。,【解】分析电路可知，74HC85为比较器，其输出FAB有0和1两种可能。因此，74HC283的输入有两种情况。,当AB时， FAB1，则加法器的输入为,其输出为,【例】逻辑电路如图所示，试分析该电路的功能。,【解】分析电路可知，74HC85为比较器，其输出FAB有0和1两种可能。因此，74HC283的输入有两种情况。,当AB0，则加法器的输入为,其输出为,例：挑出等于和大于5的四位二进制数。,方案一 设：输入 B=0101 5 ;X=x3x2x1x0 。,输出F2 。,方案二 设：输入 B=0100 4 ;X=x3x2x1x0 。,输出 F2 。,例

12、：挑出等于和大于5的四位二进制数。,例：挑出小于和等于5的四位二进制数。,设：输入 B=0110 6 ;X=x3x2x1x0 。,输出F3 。,比较原则：,先将A与B比较，再A与C比较：,可以用两片74LS85实现。,若A=B A=C，则A=B=C；,若AB AC，则A最大；,若AB AC，则A最小。,例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断： （1）三个数是否相等。 （2）若不相等，A数是最大还是最小。,1：A=B=C,1：A最小,1：A最大,（AC）L,（AC）L,AC,A=C,AC,（A=C）L,C3,C1,A3,A1,（2）,3、数值比较器的位数扩展,串联方式:用2

13、片7485组成8位二进制数比较器。,（备注：没考虑更低位的比较结果）,串联方式:用2片7485组成8位二进制数比较器。,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（1）,IAB,IAB,IA=B,FA=B,FAB,FAB,A0 B0 A1 B1 A2 B2 A3 B3,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（2）,FA=B,FAB,FAB,A4 B4 A5 B5 A6 B6 A7 B7,“1”,IAB,IAB,IA=B,FA=B,FAB,FAB,比较过程：,（1）高四位先比较，依次从A7B7 A4B4比较,如果结果：,1,AB 时，FAB1；,串联方式:

14、用2片7485组成8位二进制数比较器。,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（1）,IAB,IAB,IA=B,FA=B,FAB,FAB,A0 B0 A1 B1 A2 B2 A3 B3,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（2）,FA=B,FAB,FAB,A4 B4 A5 B5 A6 B6 A7 B7,“1”,IAB,IAB,IA=B,FA=B,FAB,FAB,比较过程：,（1）高四位先比较，依次从A7B7 A4B4比较,如果结果：,1,AB 时，FAB1；,AB 时，FAB1；,串联方式:用2片7485组成8位二进制数比较器。,A0 B0 A1

15、B1 A2 B2 A3 B3,74LS85（1）,IAB,IAB,IA=B,FA=B,FAB,FAB,A0 B0 A1 B1 A2 B2 A3 B3,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（2）,FA=B,FAB,FAB,A4 B4 A5 B5 A6 B6 A7 B7,“1”,IAB,IAB,IA=B,FA=B,FAB,FAB,比较过程：,（1）高四位先比较，依次从A7B7 A4B4比较,如果结果：,？,AB 时，FAB1；,AB 时，FAB1；,AB 时，FAB？,则还需对低四位比较,串联方式:用2片7485组成8位二进制数比较器。,A0 B0 A1 B1 A2 B2

16、A3 B3,74LS85（1）,IAB,IAB,IA=B,FA=B,FAB,FAB,A0 B0 A1 B1 A2 B2 A3 B3,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（2）,FA=B,FAB,FAB,A4 B4 A5 B5 A6 B6 A7 B7,“1”,IAB,IAB,IA=B,FA=B,FAB,FAB,比较过程：,（1）高四位先比较，依次从A7B7 A4B4比较,AB 时，FAB1 IAB1FAB1 ；,（2）低四位比较，依次从A3B3 A0B0比较,如果结果：,1,1,串联方式:用2片7485组成8位二进制数比较器。,A0 B0 A1 B1 A2 B2 A3 B

17、3,74LS85（1）,IAB,IAB,IA=B,FA=B,FAB,FAB,A0 B0 A1 B1 A2 B2 A3 B3,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（2）,FA=B,FAB,FAB,A4 B4 A5 B5 A6 B6 A7 B7,“1”,IAB,IAB,IA=B,FA=B,FAB,FAB,比较过程：,（1）高四位先比较，依次从A7B7 A4B4比较,AB 时，FAB1 IAB1FAB1 ；,（2）低四位比较，依次从A3B3 A0B0比较,如果结果：,1,1,AB 时，FAB1 IAB1FAB1 ；,串联方式:用2片7485组成8位二进制数比较器。,A0 B0

18、 A1 B1 A2 B2 A3 B3,74LS85（1）,IAB,IAB,IA=B,FA=B,FAB,FAB,A0 B0 A1 B1 A2 B2 A3 B3,A0 B0 A1 B1 A2 B2 A3 B3,74LS85（2）,FA=B,FAB,FAB,A4 B4 A5 B5 A6 B6 A7 B7,“1”,IAB,IAB,IA=B,FA=B,FAB,FAB,比较过程：,（1）高四位先比较，依次从A7B7 A4B4比较,AB 时，FAB1 IAB1FAB1 ；,（2）低四位比较，依次从A3B3 A0B0比较,如果结果：,1,1,AB 时，FAB1 IAB1FAB1 ；,AB 时，FA=B？,因为

19、没有考虑更低位的比较，所以，此时不再比较下去，且其IAB和IAB均为0，而IA=B取1。, IA=B1FA=B1 ；,0,0,并联方式：用5片7485组成16位二进制数比较器,3、数值比较器的位数扩展,并联方式比串联方式的速度快。,【例】若使用4位数值比较器7485组成10位数值比较器，需用几片？各片之间应如何连接？,【解】对7485的扩展有串行方式和并行方式，串行方式连线简单，速度较慢；并行方式需多用一片比较器，但速度要快些。,0,0,1,A8 B8 A9 B9 0 0 0 0,1、串行方式，需三片7485，如图，连线时需将低片的三个输出连到高片的级联输入端上。,0,0,2、并行方式：需用四

20、片7485，如图所示。,【例】若使用4位数值比较器7485组成10位数值比较器，需用几片？各片之间应如何连接？,【解】对7485的扩展有串行方式和并行方式，串行方式连线简单，速度较慢；并行方式需多用一片比较器，但速度要快些。,【例】试用三个3输入端与门和一个或门实现“AB”的比较电路，A和B均为2位二进制数。,【解】A1B1的判断为一位数值比较 此时A11，B10，故：,同理，,于是，,由,得：,因此，只要三个3输入与门和一个3输入或门即可实现以上逻辑。,【例】试用三个3输入端与门和一个或门实现“AB”的比较电路，A和B均为2位二进制数。,【例】设计一个8位相同数值比较器，当两数相等时，输出L=1，否则，L=0。,小结,组合逻辑电路的输出状态值决定于同一时刻的输入状态，它可由逻辑门电路以及可编程器件等组成。 分