第五章触发器

1、。1，第5章触发器，5.1概述5.2基本触发器5.3触发器的逻辑功能5.4时钟触发器的结构和触发模式5.5集成触发器及其应用。2，5.1概述在数字系统中，不仅需要对“0”和“1”信息进行算术运算和逻辑运算，还需要保存这些信息和运算结果。因此，有必要使用具有记忆功能的单元电路。能够存储0和1信息的基本单元电路称为触发器。触发器属于双稳态电路。任何具有两个稳定状态并且可以通过适当的信号注入从一个稳定状态切换到另一个稳定状态的电路称为触发器。所有的触发器都有两个稳定状态，但是有很多方法可以将输出状态从一个稳定状态转换到另一个稳定状态，从而形成具有各种功能的触发器。根据触发信号的控制类型，触发器可分为

2、两种类型。一种是非时钟控制触发器，其输入信号可以根据一定的逻辑关系改变触发器的输出状态，而不受其他时钟控制信号的影响；另一种是时钟控制触发器，它只能接收输入信号并改变触发器的输出状态。时钟控制触发器根据时钟类型可分为两种类型：电平触发和边沿触发。在下一页，返回，3，5.1概述，5.1.1触发器的本质是一种具有存储功能的逻辑电路，可以存储1位二进制信息。每个触发器应该有两个互斥的输出端，并有两个基本属性：1)在一定条件下，触发器有两个稳定的工作状态(“1”或“0”)。使用触发器输出q的状态作为触发器的状态。也就是说，当输出Q=1，=0时，表示触发“1”状态，当输出Q=0，=1时，表示触发“0”状

3、态。2)在一定的外部信号作用下，触发器可以从一个稳定的工作状态转换到另一个稳定状态。这里的“稳定”状态意味着当没有外部信号时，触发电路中的电流和电压保持恒定值。因为触发器具有上述两个基本属性，所以触发器可以存储用作二进制存储单元的二进制信号“1”和“0”。上一页、下一页、返回、4，5.1概述，5.1.2分类触发器有很多种。主要有三种分类方法：根据电路结构的不同，有基本的RS触发器、同步RS触发器、维护阻塞触发器、主从触发器、COMS边沿触发器等。2)根据触发器的不同逻辑功能，有RS触发器、JK触发器、T触发器、D触发器等。3)根据是否有时钟信号，有基本触发器和时钟触发器。此外，根据存储数据的不

4、同原则，触发器分为两类：静态触发器和动态触发器。静态触发器通过电路状态和自锁来存储数据，而动态触发器通过在金属氧化物半导体晶体管栅极的输入电容上存储电荷来存储数据。在上一页中，介绍了的基本触发器。5，5.2返回，没有时钟输入端CP的触发器称为基本触发器。CP是时钟脉冲的缩写。基本RS触发器是最简单的触发器，是各种触发器的基础。5.2.1如图5-1所示，由与非门组成的基本触发器是由两个交叉耦合的与非门组成的基本触发器电路。它有两个互斥的输出端和两个输入端(称为设置输入端或设置“1”端)和(称为复位输入端或设置“0”端)。当=1，=1时，无论是“1”还是“0”，触发器都可以保持其原始状态。当=0，

5、=1时，无论初始状态如何，触发状态都保持为“0”。当=1，=0时，无论初始状态如何，触发状态都保持“1”。在下一页，返回、6、5.2基本触发器。当=0，=0时，门1和门2输出“1”，但是在“1”同时返回之后，基本触发器的新状态取决于当门G1和G2翻转时谁快谁慢，这不能从逻辑关系中确定。在真值表中列出上述逻辑关系，得到表5-1。其中，触发器的新状态(也称为子状态)不仅与输入状态相关，还与触发器的原始状态(也称为初始状态)相关，因此它被列为真值表中的输入变量，这将被称为状态变量，而包含状态变量的真值表被称为触发器的功能真值表(或称为特征表)。在表中，由于输入信号工作在低电平，所以添加了非符号。上一

6、页，下一页，返回，7，5.2基本触发器，5.2.2由或非门组成的基本触发器可以由与非门以外的其他门构成。这里，以或非门为例分析其原理。如图5-3所示，它是由两个交叉耦合的“或非”门组成的基本触发器电路，两个输出端q和SD和RD作为两个输入端。标清是置位端，标清是复位端。因为与非门被或非门取代，所以触发器有以下不同：1)当标清和复位都处于低电平时，触发器保持其原始状态不变；2)当标清=1且标清=0时，触发器变为“1”；上一页、下一页、返回、8，5.2基本触发，3)当标清=0且标清=1时，触发将处于“0”状态；4)当标准差和标准差同时处于高电平时，Q和同时处于低电平。在高电平消失的同时，触发器的新

7、状态是不确定的。因此，在正常工作期间，输入信号应符合SDRD=0的约束条件，即不允许标清=研发=1的输入信号，标清和研发的两个输入端都处于高电平有效。功能真值表如表5-2所示。在上一页，我返回了、9、5.3触发器、5.3.1 RS触发器1的逻辑函数。电路结构同步RS触发器的逻辑框图如图5-5所示。CP为时钟输入端，输入周期性连续脉冲，S和R为数据输入端(也称为控制输入端)。该电路由两部分组成：由与非门G1和G2组成的基本触发器和与非门G3。2.逻辑功能当CP=0时，不管控制输入信号是低电平还是高电平，门3和门4的输出总是1。此时，门1和门2构成基本触发器，触发器的状态保持原始状态；当CP=1时

8、，R和S信号通过门G3和G4反相加到由G1和G2组成的基本RS触发器上，因此Q和S的状态随输入信号R和S的变化而变化.其功能真值如表5-3所示。下一页，返回，10，5.3触发器的逻辑功能，3。触发器函数的几种表达式1)特性方程表5-3所示的SR触发器的函数是真实表达的，时钟触发器的逻辑表达式可以通过简化图5-6所示的子状态卡诺图得到特性方程，它反映了子状态与数据输入和初始状态之间的关系：2)激励RS触发激励表如表5-4所示。上一页，下一页，返回、11，5.3触发器的逻辑功能，3)状态图所谓的状态图：它以图形的形式表示时钟脉冲作用下状态变化与控制输入之间的关系，也称为状态转移图。SR触发器的状态

9、图如图5-7所示。状态图中的圆圈表示触发器的状态。对于SR触发器，它只有两个状态：“0”和“1”，因此在状态图中只有两个圆圈。即，“0”表示Qn 1=0状态，“1”表示Qn 1=1状态；状态图中的弧线表示状态变化的方向，箭头表示的状态为二级状态，没有箭头的末端状态为初始状态。控制输入S和R的值显示在弧线上。事实上，状态图用图形表示了触发器的激励表。，上一页，下一页，返回，的逻辑函数。12，5.3触发器，5.3.2 D触发器，因为当R=S=1时，RS触发器具有不确定的次级状态。为了解决这个问题，用D代替S，用R代替R，这样只有一个输入信号控制端D，这就叫做D触发器。电路结构如图5-8所示。表5-

10、5和表5-6分别给出了D触发器的功能真值表和激励表。图5-9显示了D触发器的状态图，D触发器的特征方程明显如下：Qn 1=D 5.3.3 JK触发器，其控制输入为J和K，图5-10显示了同步JK触发器的逻辑图，表5-7和表5-8分别显示了JK触发器。JK触发器的特征方程是：上一页，下一页，返回、13，5.3触发器的逻辑功能，5.3.4 T触发器在J=K的条件下T触发器可视为JK触发器的特例，T触发器只有一个控制输入端T。图5-12是同步T触发器的逻辑框图，表5-9是T触发器的功能真值表，表5-10是T触发器的激励表，图5-13是T触发器的状态图。T触发器的特征方程是：T触发器的逻辑功能可以概括

11、为：当T=0时，触发器保持其初始状态不变；当T=1时，触发器状态与原始状态相反，即=，前一页，返回、14，5.4时钟触发器的结构和触发方式，5.4.1同步触发器1同步触发器的触发方式是所有时钟触发器中最简单的。时钟触发器的触发模式意味着时钟触发器应该在CP脉冲的什么时间接收控制输入信号，并且可以改变其状态。触发器的触发方式可分为电平触发和边沿触发，电平触发可分为高电平或低电平触发，边沿触发可分为上升沿和下降沿触发。图5-14所示的电路是一个同步D触发器。当时钟脉冲CP处于低电平时，门3和4被阻塞。此时，不管控制输入信号D是0还是1，它们的输出都处于高电平。上述两个与非门1和2交叉耦合以形成基本

12、触发器。在两者都处于较高水平的情况下，不可能改变原来的状态。当时钟脉冲CP处于高电平时，门3和门4的封锁被解除，它们的输出由当时的输入数据D决定。如果D=1，=0，=1，基本触发状态可以变为“1”；如果D=0，=1，=0，则基本触发状态可以变为“0”，表明同步触发属于高级触发模式。在下一页，回到时钟触发器的结构和触发模式。总而言之，同步触发器在CP高电平期间接收控制信号并改变它们的状态。这种触发模式称为阴极保护高电平触发模式，或简称为电平触发。2同步时钟触发器的故障由于同步时钟触发器的触发方式是CP高电平触发，如果在CP高电平期间，分析表明控制输入端的状态发生变化，触发器的输出状态也会发生变化

13、。如果触发器的状态在一个时钟脉冲的作用下翻转两次或更多次，这种现象称为“触发器”。对于触发器，“触发器”意味着失控，也就是说，触发器的输出不能严格跟随时钟节拍。下面，我们以同步随机共振触发器为例来说明触发器现象。如果如图5-15所示的同步同步同步触发器加上如图所示的输入信号CP、S和R，并且触发器的初始状态为“0”，则触发器的输出Q端将具有如图所示的波形。从波形可以看出，在一个时钟脉冲内，触发器的输出状态改变了五次，这就是触发器，同步D、JK和T触发器也有这种触发器现象。上一页，下一页，上一页。16，5.4时钟触发器的结构和触发方式，特别是当T=1(或JK触发器处于J=K=1)和当CP=1处于

14、高电平时，T函数触发器总是产生相反的状态变化。由于反馈线的作用，一旦触发器从0变为1，它就具有从1到0的触发器条件。因此，同步JK触发器和T型触发器根本不能使用，而同步D触发器和SR触发器只能在CP=1期间当D输入或SR输入的状态不变时使用。人们正在寻找各种方法来解决“翻转”现象，即寻找一种比同步触发器更完善的结构来克服“翻转”问题。上一个，下一个，上一个。17，5.4时钟触发器的结构和触发方式，5.4.2保持阻塞触发器是一种利用电路中保持阻塞线产生的“保持阻塞”效应克服触发器问题的时钟触发器。它的触发模式是边沿触发(通常是上升沿触发)，也就是说，它只按下受控输入信号，并在时钟脉冲的上升沿改变

15、状态。由于保持闭锁触发器的逻辑图及其内部工作状态比较复杂，这一切都与它的外部应用无关，除了半导体制造专业人员应该很熟悉之外，在实际应用中，只需要牢牢把握触发模式是上升沿触发，所以我们在教材中将这一部分做得简短一些。上一个，下一个，上一个。18，5.4时钟触发器的结构和触发方式，5.4.3边沿触发器是一种利用电路内部的速度差来克服安全触发器问题的时钟触发器。其触发模式为边沿触发。在一般集成电路中，边沿触发器主要由下降沿触发，仅在CP的下降沿接收控制输入信号并改变其状态。5.4.4主从触发器主从触发器具有主从结构，工作在双拍模式。如图5-17所示，它是一个主从JK触发器。它由三部分组成：主触发器、

16、从触发器和非门。并且是内部输出端，并且是触发器的输出端。上一页，下一页，返回时钟触发器的结构和触发模式。主从触发器在时钟脉冲的作用下分两个阶段工作，即双拍工作模式。主触发器在阴极保护高电平期间接收控制输入信号。主触发器和从触发器都是同步触发器。当CP=1(高电平)时，主触发器接收控制输入信号并改变其状态。同时，当CP=0(低电平)时，从触发器被阻塞，原始状态保持不变。在负转换时间的下降沿，主触发器开始被阻塞，并保持原始状态不变。同时，CP从0变为1，解除对从触发器的封锁，与主触发器处于相同状态。20，5.5集成触发器及其应用，1时钟触发器的直接设置和直接复位除了时钟输入端CP、控制输入端和触发器输出端之外，大多数实用的触发器电路有以下两个输入端：直接设置输入端(或“直接设置1”)和直接复位输入端(或“直接设置0”)，它们直接设置为1。当=0和=1时，无论阴极保护和控制输入如何，触发状态都设置为1。当=1和=0时，无论阴极保护和控制输入如何，触发状态都设置为0。当=0，=0时，触发状态不确定。可以看出，时钟触发器的状态可以通过以下两种方式改变：下一页，返回到集成触发器及其应用，(1)不管CP和控制