AT89C51单片机硬件结构ppt课件

1、主要单芯片简介完整结构内存配置并行I/O端口时钟电路和重置电路，AT89C51单芯片硬件结构，1，2，1，MicroChip的PIC系列单芯片主要产品是PIC12F、PIC16F、PIC17F等系列8位单芯片，CPU使用RISC结构，其次是RISC结构3、3、MCS-51系列单芯片微型计算机MCS-51是美国英特尔的8位高级单芯片微型计算机系列，也是当前中国应用最广泛的单芯片微型计算机系列。 8051/80C51是整个MCS-51系列单芯片微型计算机的核心，该系列的其他型号都是在此内核的基础上开发的。MCS-51单芯片系列分为51和52个子系列，标识为芯片型号的最后一个数字。其中，51子系列是

2、基本系列，52子系列是增强的。单芯片型号有字母“C”，这意味着单芯片微型计算机采用CHMOS工艺，具有低功耗特性。8051的耗电量为630mW，而80C51的耗电量仅为120mW。4，MCS-51系列微控制器技术参数表，51子系列，52子系列主要是芯片内资源的差异，5，80C51兼容51系列微控制器或51微控制器。6，ATMEL的AT89系列单芯片Atmel将闪存与80C51内核相结合，形成了AT89系列。AT89系列与MCS-51系列单芯片微型计算机完全兼容，具有功能、针脚和命令系统。watchdog计时器WDT、系统编程(ISP)和SPI串行接口等新功能也已添加。AT89系列单芯片微型计算

3、机不仅具有常规Flash-51单芯片微型计算机的所有功能，而且闪存程序内存可以通过电气删除立即擦除和重写，甚至可以加密写入到单芯片微型计算机中的程序。Atmel的89系列单片机主要有AT89S51、AT89S52 AT89C51、AT89C2051和AT89C1051型号。7、ATMEL 51系列微控制器、AT89C51微控制器硬件结构、英特尔MCS系列微控制器简介整体结构内存配置并行I/O端口时钟电路和重置电路、8，9、flash、1、AT89C51微控制器基本配置、10，2 AT89C51的40个针脚分为1.2个电源针脚2个2。2个时钟针脚3。4个控制针脚4。32个I/O针脚AT89C51

4、单一晶片微电脑受针脚数目限制，使用针脚多工技术，某些针脚具有第二个功能。11，(2)针脚图和功能，DIP针脚图逻辑符号，12，电源针脚(2)VCC(40针脚):电源侧，5V电源。VSS(20英尺):接地端子。时钟针(2个)XTAL1(19脚):连接外部晶振，微调电容器的一端。XTAL2(18英尺):连接外部晶粒和微曹征电容器的另一端。(*外部时钟)，13，控制针脚(4个)RST/VPD(9针):重置信号/备用电源输入针脚。如果RST针脚保持两个机器周期的高电平，则可以重置AT89C51。ALE/PROG(-) (30针):地址锁定允许信号输出/编程脉冲输入针。在AT89C51中电力正常工作时，

5、ALE侧自动输出fosc/6的脉冲序列(fosc表示振荡器的频率)。您可以输入VPP/EA(-)(31针):编程电压输入/外部程序内存地址。在单片使用中，EA(-)连接高水平。PSEN(-)(29英尺):个外部ROM读取可选通信针脚。PSEN(-)在读取片外部ROM时有效，对于对片外部ROM的读取操作，PSEN(-)是低值。14，I/O针脚(48=32)p 0.0p 0.7(3932针脚):P0端口的8位准双向I/O端口线路，泄漏已打开。P1.0P1.7(18英尺):用于P1端口的8位准双向I/O端口线。P1端口用作通用I/O端口。P2.0P2.7(2128英尺):用于P2端口的8位准双向I/

6、O端口线。P3.0P3.7(1017英尺):P3端口的8位半双向I/O端口线。P3端口除了用作通用I/O端口外，每个针脚还具有第二个功能。15，P3端口第二功能，英特尔MCS系列微控制器简介完整结构内存配置并行I/O端口时钟电路和重置电路，AT89C51单芯片硬件结构，16，17，1，AT89C51的存储结构，1。特性：AT89C51 2。配置为3360AT89C51的存储在结构上分为4个存储空间：片内数据内存、芯片内程序内存、芯片外数据内存和芯片外程序内存。但是，从用户使用的角度来看，89C51的存储分为3个逻辑空间。18，允许的最大存储空间分布*，3个逻辑空间：片内部和外部统一寻址64KB

7、程序存储空间，地址范围为0000HFFFFH。64KB的芯片外数据内存空间，地址范围也为0000HFFFFH。256B的片内数据内存空间，地址范围为00HFFH。19、2、AT89C51芯片内存配置(单芯片应用程序)、数据内存、程序内存、20、(1)程序内存(ROM)、程序内存ROM用于存储程序、常量或表等单片使用中的EA(-)针脚高水平。21，在程序存储中，以下6个地址空间有特殊用途：0000H:单芯片重置后程序门户地址。0003H:外部中断0的中断服务程序入口地址。000BH:计时器0的中断服务程序门户地址。0013H:外部中断1的中断服务程序门户地址。001BH:计时器1的中断服务程序门

8、户地址。0023H:串行端口的中断服务程序门户地址。22，因此编程时通常使用ORG 0000H结构。程序在0000H单元上启动LJMP MAIN。转至主程序ORG 0003H。中断服务程序(如果需要)ljmp s _ int 0 org 0030h main :s _ int 03360s，23，程序计数器PC，1。PC是16位地址寄存器，可以在程序内存中存储以下命令2:PC不属于特殊功能寄存器，不能访问，并且独立于物理结构。3.PC的基本工作原理如下：自动添加1。CPU每次从程序存储读取1字节时，PC 1PC自动执行。发出转移命令后，PC将根据该命令修改以下阅读器存储的新地址：运行调用子程序

9、或发生中断时，CPU会自动将当前PC值推送到堆栈中，并将子程序门户地址或中断门户地址加载到PC中。如果子例程返回或停止返回，则恢复按在原始堆栈上的PC值，并继续执行原始顺序程序命令。24，(2)数据内存(RAM)，数据内存RAM主要用于存储计算的中间结果和数据。RAM总计256B(地址00H7FH)，低128B(地址00H7FH)片内的RAM，操作寄存器区寻址区数据缓冲区和堆栈区，高128B(地址80HFFH)特殊功能寄存器(SFR)区，单元地址，26，操作寄存器区域，RS1，RS0为寄存器组选择位，位可寻址示例SETB RS1；RS1=1 CLR RS0RS0=0，组2选择组0，27，默认使

10、用位寻址区域。区分单位地址和位地址。位地址可以通过多种方式表示。是表示单位20H的第0个可用00H。直接地址20H.0点操作符ALARM BIT 20H.0用户定义的符号名称，28，3，堆栈是RAM的专用连续存储库，是单个终端读写操作的存储结构。51单片机堆栈片上ram开放。、出入、1，2，29、堆栈指针(sp)单芯片重置后堆栈操作已被按入堆栈。SP自动加1，数据进入堆栈。堆栈弹出：数据已堆栈，SP自动减少1。示例假定SP=70H，将数据12H，34H依次放入堆栈的过程如下：30，SP自动加1，SP=71H；将数据12H滑入SP指向的堆栈单元(71H)。SP自动加1，SP=72H；将数据34H

11、滑入SP指向的堆栈单元(72H)。如图所示，初始状态31，相反，如果现在要弹出堆栈单元的内容，则必须弹出SP所指的堆栈单元(72H)的内容34H。SP自动减去1，SP=71H；弹出SP指向的堆栈单元(71H)的内容12H。SP自动减去1，SP=70H。初始状态，32，堆栈工作的原则：先进先出，后进先出。堆栈角色：用于保护断点地址和保护现场。堆栈操作命令被堆栈推式直接压入。SP首先自动加1，然后将直接单元的内容推送到SP指向的堆栈单元，从而弹出堆栈popdirect。首先将SP指向的堆栈单元的内容弹回direct，然后SP自动减去1，33，2。特殊功能寄存器特殊功能寄存器(Special Fun

12、ction Register，SFR)，AT89C51将操作管理寄存器集成到特殊功能寄存器中，以区别于通用寄存器。SFR允许运行AT89C51系列单芯片微型计算机的内部资源。AT89C51总共有21个特殊功能寄存器，分布在芯片内的RAM 80HFFH段。34，SFR的名称和分布，35，SFR的位地址分布，36，常用特殊功能寄存器：(1)累加器ACC (A): 8位寄存器用于存储参与运算的数字和计算结果。(2)寄存器B: 8位寄存器，在乘法、除法运算中准备数据或用作常规存储设备。(3)数据指针寄存器DPTR: 16位寄存器，可以主要用作指向芯片外数据存储的地址指针，也可以分为两个单独的8位寄存器

13、：高字节DPH和低字节DPL。(4)端口P0P3:80C51使用I/O作为常规专用寄存器，而不是仅使用输入操作指令。37，(5)程序状态单词寄存器PSW:用作程序执行状态的指示符的8位寄存器。RS1，RS0:任务寄存器组选择位，选择当前任务寄存器组，38，CY:在加法(或减法)操作中，如果计算结果舍入(或借用)到最高位置，则CY=1，否则CY=0。AC:二进制标志。在加法(或减法)操作中，低半字节舍入(或借用)到高半字节时，AC=1；否则AC=0。OV:溢出标志。有符号的两个运算，如果结果超过-128 127，则为溢出，OV=1，否则OV=0。Ov=cyc6C6是从第6位到第7位的入口(借)位

14、p:奇偶校验标志。如果a的内容“1”数是奇数，则P=1；否则P=0。39，示例，其中C6是D6-D7的舍入表示法。分析：1。如果数据计算为无符号数字，则CY=1表示结果大于255。2.如果数据计算为带符号的数字，则OV=1表示溢出，结果产生错误。OV=0，结果正确。0 1 0 1 0 10)0 1 0 1 1 1 1 10 1 cy=0 AC=0p=0 ov=cyc 6=1，1 0 1 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 cy=1 AC=1 不同存储空间的操作，英特尔MCS系列微控制器简介全结构存储配置并行I/O端口时钟电路和重置电路，AT89C51单芯片硬件结构，41

15、，42，1，并行I/O端口结构，AT89C51单芯片4个8位并行I/O端口(P0，P1，P2 在具有扩展内存的系统中，P2端口是高8位地址线，P0端口是低8位地址，首先是8位数据线。*，43，并行I/O端口的内部结构1。P0端口、P0端口之一的结构包括一个输出锁、两个三状态输入缓冲、一个转换开关MUX、一个输出驱动电路(T1和T2)、一扇门和一扇门，如下图所示。44、C=0、(1) P0端口用作通用I/O端口，控制信号C=0、MUX与锁的Q端相连，门输出以0、T1闭合，输出驱动器级别工作于需要外部抗拉能力的泄漏。P0端口用作输出端口，1 0，0 1，45，P0端口用作输入端口方法1:读取针脚。当CPU执行“MOV”类输入命令(如MOV A、P0)时，内部生成的操作信号是“读取插针”。读取接脚时，首先在电路的锁上写入1(准双向连接埠)以结束T2，然后输入P0 .必须允许x针脚用作高阻抗输入。方法2:读取锁。当CPU执行“读-更改-写”类输入命令(例如，ANL P0，A)时，内部生成的操作信号是“读锁定内存”，锁定内存中的数据通过缓冲区1发送到内部总线，执行A的内容和逻辑“and”，结果返回到P0除了MOV类指令以外，其他读取操作指令都属于这种情况。46、(2) P0端口用作地址/