数字逻辑与数字系统3.ppt

1、第三章触发器、3.2主从触发器、3.3边缘触发器、3.4集成触发器、3.1基本触发器、触发器是能够存储一个二进制位的二进制代码的逻辑门电路，其输出状态不仅与输入有关，也与原来的输出状态有关。 主要内容： (1)分析四个功能的触发器： RS、JK、d、t； (2)触发结构的不同类型：电位触发、主从触发、边缘触发。 触发的特征： (1)具有两个稳定态(1或0 )，可以存储(保持)二进制信息；(2)通过输入信号，定径套“1”或“0”；以及(3)功能描述：状态真值表、状态迁移图、特征方程、时间统计图表。3.1基本触发器、另一方面，由基本RS触发器1用与非门电路构成的基本RS触发器、定径套0端子、定径套

2、1端子、低电平有效化，(1)电路结构：中，两个男同性恋电路交叉连接。 以正反种子文件方式动作，但也可以用2个异或男同性恋以正反种子文件方式闭合。 图(a )是习惯画法，图(b )是别的画法。 (a )，触发器具有两个互补输出端，(2)当Q=1，=0时，逻辑功能被称为触发器的一种状态。 当=1，Q=0时，称为触发器的0状态。0 1，0，1，1，0，0，1，r被称为定径套0输入端子低电平有效化，基本RS触发器演示、01、触发器具有2个互补输出端子，(2)选择逻辑功能，Q=1，在=1、Q=0的情况下，称为触发器的0状态、10，1，0，0，0，1，1，s为定径套1输入端子低电平有效，0 1，触发器具有

3、2个互补的输出端子，(2)选择逻辑功能，Q=1，=0时，=1，Q=0时，称为触发器的0状态。1、1、1、1、1、0、0、0、1、0、1、1、1、保持、0 1、触发器有两个互补的输出端子，(2)选择逻辑功能、q，=1、Q=0时，称为触发器的0状态。10、1、0、0、1、1、1、0、0、1、1、保持、0、(3)波形分析例3.1.1是由与非门电路构成的基本RS触发器、RC波形演示、逻辑功能：1、0、0、0、1、1、0、2或非门构成的基本RS触发器r还是被称为定径套0输入端，高电平有效。波形分析：逻辑象征符：该触发器的触发信号为高电平有效，因此逻辑象征符的输入端没有小的圆。 高电平有效，将基本触发器的

4、特征总结，(1)有两个互补的输出端子，有两个稳定的状态。 (2)重定径套(Q=0)、定径套(Q=1)、保持原状态的3个功能。 (3)R是重定径套输入端子，s是定径套输入端子，低电平有效或高电平有效，依赖于触发器的结构。 (4)由于种子文件背线的存在，无论是重定径套还是定径套，有效信号的作用只是短暂的时间，即“以触控一体机发送”。二、同步RS触发器在触发器中追加时钟控制端子CP，仅在CP端子中产生时钟脉冲的情况下，可以使触发器的状态发生变化。 这样的触发器称为同步触发器。 1同步RS触发器的电路构成、2逻辑功能、CP0时、节制闸G3、G4闭合，触发器的状态不变。 CP1时，G3、G4打开，其输出

5、状态由r、s侧的输入信号决定。 同步RS触发器的状态转变分别由r、s、CP控制。 其中r和s控制状态转变的方向。 CP控制状态迁移的时间节点。1、0、0、1、1、0、1、1、3触发器功能的几种显示方法，触发器功能除了可以用菜单显示外，还有几种显示方法： (1)特性方程式是从菜单到卡诺格拉夫的特性方程式：(制约条件(3)驱动表(激励表)驱动表是触发器的状态(4)波形图、同步RS触发器的输入波形，描绘输出波形图。4同步触发器有问题，在CP=1期间，G3、G4男同性恋断开，可接收r、s信号，因此，如果在CP=1期间r、s多次变化，触发器的状态也可能多次反转。 以1个时钟脉冲为周期，触发进行多次反转的

6、现象称为空反转。 3.2主从触发器，由2级同步RS触发器串联构成。 G1G4构成从触发器，G5G8构成主触发器。 CP与CP互补，使两个触发器在两个不同的时区运行。 一、主从RS触发器1的电路结构、2动作原理、主从触发器的触发反转分为两个节拍： (1)CP1时、CP0、“保持”。 主”动作，接收r和s侧的输入信号。 采样，1，0，0，1，1，0，0，0，1，1，0，1，主从触发的特征：(1)主从触发的反转在CP中从1变为0，(2)CP一旦变为0，主触发就被封摇滾乐，其状态受到r、s的影响、主从RS触发器的符号：二、主从JK触发器、主从RS触发器的缺点：使用时有限制： RS=0，由于1电路结构，

7、将触发器的两个互补的输出端信号通过两条反馈线分别输入端导入G8男同性恋，构成JK触发器的2动作原理、1、1、0、1、1、0、1、0、0、0、1、1、1、1、1、1、0、0、0、3jk触发器逻辑功能的几种显示方法，() 、主从触发器触发器的触发反转是时钟脉冲的触发沿(这里为下降沿)、(2)判断触发器的状态的根据是时钟脉冲下降沿之前的输入端的状态。 JK触发器演示、三主从t触发器和t触发器，通过将JK触发器的j和k连接起来作为t输入端，构成t触发器。 t触发器的特性方程式： t触发器的输入端为T=1时，称为t触发器。 t触发器的特性方程式：四主从JK触发器中存在的问题发生一次性变化的现象，例如3.

8、2.2主从JK触发器j、k的波形如图所示，描绘输出q的波形图(将初始状态设为0 )。 从、0、1、0、1、1、1、0、1、0、1、0、1、0、1、0、1、0、0、1、1、0、1到主从jjj、3.3边缘触发器、1、维持块边缘d的触发器1D触发器逻辑关系非常简单，d触发器的特性方程式，维持Qn 1=D，d触发器的状态迁移图：2子摇滾乐沿d触发器的结构和动作原理，(1)满足d触发器的逻辑功能，但有同步触发器的空转现象。 d=1、0、1、1、0、0、1、1、0、1、1，将该触发器作为上升沿触发。 (2)保持阻塞边缘d的触发器基于原始电路引入三条反馈线以克服空转。 0、1、1、0、0、1、1、0、1、1

9、、1、0、1、定径套1。 将d=1、0、1、1、0、0、0、L1称为定径套一维保持线。 L2称为定径套0闭塞线。1、0、(2)将维持阻塞边缘d的触发器、1、0、0、1、1、0、0、1、0进行定径套定。 将d=0、1、1、1、L3称为定径套0维保持线。 从0、1可以看出，在引入维持线和闭塞线之后，在CP上边沿到来的时刻控制触发的触发反转，并在CP上边沿到来之前接收d信号。 知道d触发器演示、例如维持3.3.1封摇滾乐的d触发器的输入波形，画出输出波形图。 解：在波形图中，(1)请注意触发的触发反转发生在CP的上升沿。 (2)判断触发的二次状态的根据是CP上升之前的输入端d的状态。 (3)触发器的

10、异步定径套0和定径套1端、RD直接定径套0端、低电平有效SD直接设置1端的低电平有效。 RD和SD不受CP和d信号的影响，具有最高优先级。 另外，CMOS主从结构的边缘触发器，第一电路结构：包含CMOS逻辑男同性恋端和CMOS汽车变速器男同性恋端，导入了汽车变速器男同性恋端，所以该电路是主从结构，但是一次也没有变化的问题，具有边缘触发器的特性。(1)当CP变为1时，TG1导通，TG2截止，这2个节拍。 主触发器接收d信号。 此外，TG3截止、TG4导通，从触发保持原样的状态。 (2)当CP从1变为0时，TG1off，TG2on，主触发器自动保持。 TG3为云同步，TG4为关，从触发器接收主触发

11、器的状态。 (2)具有直接定径套0端子RD和直接定径套1端子SD的低电平均有效，其中，D=1(原状态Q=0)，具有0、1、1、0、1、0、3rd端子和SD端子的CMOS触发、3.4合并触发、1、合并触发的示例1TTL (3)主星空卫视从结构、CP下边缘触发器。 2高速CMOS边缘d触发器74HC74，特点： (1)单输入端双d触发器。 (2)所有这些个都具有直接定径套0端子RD和直接定径套1端子SD，在低电平时有效。 (3)是CMOS边缘触发，是CP上升边缘触发。 二、触发器功能的转换，1 .用JK触发器转换为其他功能的触发器(1)JKD分别写JK触发器和d触发器的特性方程式，比较：画逻辑图：

12、(2)写2)JKT(T )，JK触发器和t触发器的特性方程式，T=1，得到t触发。 用2d触发器转换成其他功能的触发器，(1)DJK，比较：画逻辑图。 写出d触发器和JK触发器的特性方程式： (2)DT、(3)DT、3、触发器的应用例，修改例3.4.1人的回答电路。 三个人a、b、c分别控制一个强制开关KA、KB、KC和一个发光二极管DA、DB、DC。 谁先推一推开关，谁的发光二极管点亮，云同步，使其他人的抢夺信号无效。 利用触发器的“记忆”作用，使闪烁电路的动作更可靠且稳定。 在本章的总结中，一个触发器有两个基本性质。 (1)在某个条件下，触发维持在2个稳定状态(0或1状态)的任一个，不变更

13、(2)通过一定的施加信号，触发可以从一个稳定状态转移到另一个稳定状态。 描绘双触发器逻辑功能的方法主要有特性表、特性方程式、驱动表、状态迁移图和波形图(也称为时间统计图表)等。 3触发器根据结构的不同，分为(1)基本RS触发器、电平触发方式。 (2)同步触发是脉冲触发方式。 (3)主站从站触发为脉冲触发方式。 (4)边缘触发是边缘触发方式。 根据4逻辑功能，触发器能够制作(1) RS触发器(2) JK触发器(3) D触发器(4) T触发器(t触发器) 5的同一电路结构的触发器不同的逻辑功能。 同一逻辑功能的触发器可以用不同的电路结构来实现。 使用6特性方程式，能够实现不同功能的触发间逻辑功能的相互变换。3.6主从站JK触发器的初始状态为0，CP、j、k信号如图题3.6所示，试制了触发器q侧的波形。 将维持3.7闭塞的d触发器的初始状态设为0，CP、d信号如图题3