加法器及运算.ppt

1、第二章是算术单元和运算方法。本章要解决的关键问题是如何实现基于加法器的各种运算。解决方案：复杂运算，四个运算，加法运算，解决方案：基于加法器，添加移位传输功能，选择输入控制条件。(局部操作数)，(低进位)，(局部进位)，(局部和)，第一节算术和逻辑运算第2.1.1部分加法单元1。加法单元的输入和输出，当一个输入为1时，I为1，Ci为0；当两个输入为1时，I为0，Ci为1；当三个输入为1时，I为1，Ci为1。2.全加器(1)逻辑1，(2)逻辑2，2.1.2并行加法器和进位链逻辑1。并行加法器(1)特点：所有位同时相加。例如：8位数加法。(2)影响速度的主要因素是载波信号的传输。11110000，

2、1，1，1，1，1，0，0，0，2。进位链并行加法器(1)进位链的基本逻辑关系，所以Ci=Gi Pi Ci-1，进位生成函数，进位传递函数(进位条件)，设n位加法器为1)逻辑公式，C1=G1P1C0C2=G2 P21CN=GNPNCN-1，2)结构示例，C2 G2 P2C1G1P1C0。假设N位加法器是1)逻辑公式，C1=G1P1C 0 C2=G2 P2C 1=G2 P2G 1G 1 C0CN=GNPNCN-1=GNPNGN-1 PNPN-1 P2P 1 C0，N 1项，2)结构示例，G2 P2G1P1，C0，C2C1，AIBI，GI，PI，(4) 16位加法器在组内和组间并行设置，4位为一个

3、C16 C13 C12 C9 C5 C4 C1，C0，在第二进位逻辑组中：C5=G5 P5C 6=G6 P6 G5 P6 P5C 7=G7 P7 G6 P6 P6 P5C 7；各组之间：C8=G8 P8 G7 P8 G6 P8 P7 P6G5 P7 P6P5 Ci、G、P、So C=G PCI，3)在第三组进位逻辑表达式中：C9=G9P 9 C10=G10 P10G 9 P 10 P9 C 11=G11 P11P 11P 11P 10 C:C12=G12 P12G 12P 1P 1G 1G 1P 1P 1P 1P 1P 11P 1P 10C、G、P、So C=G P 1P C，4)在第四组进位

4、逻辑中G13 P16P15P14P13C、G、P、so C=G PC，5)组间进位逻辑，ci=gipic0c=gpicc=g p c=g PC，g pgippc0，=g p g p PGI ppc0，=g p g PP g p p PGI pppPIc0、6)结构示意图，co，C，G P G P G P G P GI pi，c31，c1513c119c75，c ci，7)进位传递过程，Ai，Bi，Co，G c，c，CI，C15，13，C11，9，C7，5，C15，13，C11，9，C7，5，C3 1，学习要求：你可以写任何一位数的串行，并行和分组逻辑表达式。 例如：给定操作数Ai和Bi，初始进

5、位C0。试着写出C6的逻辑公式。串行进位：C6=并行进位：C6=分级同时进位：C6=，g6 p6c5，g6 P6 G5 P6 G4 . P6 p51c 0，g6 p6g5 p6p5ci，ci=gipic0，g6 p6c5，g6 p6g5 p6p5g4。G6 p6g5 p6p5ci，gi=g4p4g3 p4p3g2p4p2p1，pi=p4p3p2p1，gi=aibipi=艾比，2.1.3 ALU组件，ALU，以SN74181芯片(4位芯片ALU)为例。1.(1)1位逻辑、1位加法器(求和和进位)、1位选择器(1对)和1个公共控制门(由4位共享)。输入：操作数A1和Bi携带C1-1，1，0，控制信

6、号M，控制生成Gi和Pi，控制形成各种输入组合。，1，0，1，1，输入：操作数Ai，Bi携带ci-1，ci，0，1，fi，3s2输出S1S0输出yi，00 01 10 11，1aibi，艾比，0，pi，gi，0，0，1，0，0，ai，(2)参见教科书P49: 4位全加器，4位并行进位链，4位选择器，1个控制门，原始进位Cn，进位输出，Cn，4 G，p，构成组间的串行进位，构成组例1。3s2s1s0xiyi f (m=1) f (m=0) 0001ai，0，0，0，1，ai，1，0，1，1，0，1，0，1，0，1，示例2。3s2s1s0xiyi f (m=1) f 1，1，0，1，0，1，3。进

7、位逻辑(1)组间串行，(2)组间并行，第二部分算术单元组织，独立结构，小内存结构，单端口和双端口，寄存器组，独立r和双端口随机存取存储器使用多路复用器作为算术逻辑单元的输入逻辑，单端口随机存取存储器使用锁存器作为算术逻辑单元的输入逻辑。2.2.1带多路复用器的算术单元，特征：R是独立的；两个操作数可以同时提供给算术逻辑单元；采用单向内部总线。2.2.2带输入锁存器的算术单元。特点：单端口内存不能同时向算术逻辑单元提供两个操作数；用锁存器临时存储操作数；采用双向内部总线。2.2.3位芯片运算器，其特点是使用双端口内存(两个地址端和两个数据端)作为通用寄存器组，可以同时提供数据；使用多路复用器作为

8、输入逻辑，不需要临时存储操作数；算术逻辑单元增加乘法和除法功能，并通过乘法和商寄存器存储乘数、乘积或商。例如。4位片算子粗帧，第三节定点加减，2.3.1补码加减，数字用补码表示，符号位参与运算。实际操作是否只能取决于操作码？结果需要纠正吗？如何将减法转换成加法？1.基本关系表达式，(X-Y)补码=X补码Y补码(1) (X-Y)补码=X补码(-Y)补码(2)，公式(1):当操作码为“add”时，两个数直接相加。3) X=3 Y=2，X补码=0 0011 Y补码=1 110，0 0001，(1的补码)，2) X=3 Y=2，X补码=1 1101 Y补码=1 110，1 1011，(5的补码4) X

9、=3 Y=2，X补码=1 101Y补码=0 0010，1 111，(1的补码)，例如，(X Y)补码，(X Y)补码=X补码Y补码1) X=4 Y=5，X补码=0.0100y补码=1.1011 (-y)补码=0.0101、0.1001，(9的补码)，2) X=4 Y=5，X补码=1.1100y补码=0.0101 (-)，即把减数分裂的补码加到被减数。x补码=0.0100y补码=1.1011，x补码=1.1100y补码=0.0101，注意：某一数字的补码表示与某一数字的可变补码的差值。例如. 1 0101 original 1 1011，complex表示，1 0011 complements

10、0 1101，change complement，例如. 1 0101 original 1 1011，0 0101 original 0 0101，complex表示，符号位保持不变；0 0101原始0 0101，1 0101原始1 1011，0 0101原始0 0101，负尾数改变，正尾数保持不变。0 0011补码1 1101，1 0011补码0 1101，0 0011补码1 1101，1 0011补码0 1101，0 0011补码1 1101，变化补码，符号位变化，尾数变化。机器负数的补码，2。算法流程，3。逻辑实现、1、(1)控制信号，加法器输入：a:打开控制门并发送a。B:打开控制门

11、并发送B，1:将1添加到控制的最后位置。加法器输出：CPA:将结果驱动到，(2)补码加减运算符的粗略框架，2.3.2溢出判断，在什么情况下可能发生溢出？例如。数字A有4位尾数，1位符号sa数字B有4位尾数，1位符号SB，符号位参与运算，结果符号Sf携带Cf尾数，最高位携带C，正确，正溢出，正确，负溢出，正确，正确，1。硬件判断逻辑一(SA、SB和Sf之间的关系)，溢出=、SA、2。硬件判断逻辑2(Cf和C之间的关系)，正确，正溢出，正确，负溢出，正确，cf=0 c=0，cf=0 c=1，cf=1 c=0，cf=1 c=1，cf=0 c=0，1硬件判断逻辑2(Cf和C之间的关系)，硬件判断逻辑3

12、(双符号位)，第一符号位Sf1，第二符号位Sf2，1。硬件判断逻辑1(SA、SB和Sf之间的关系)，2。硬件判断逻辑2(Cf和c之间的关系)，3。硬件判断逻辑3(双符号位)，1。换档类型，算术换档，10 0 0 1 1 1 1 1，循环左移：0，1 0 0 1 1 1 1，算术左移：1，0，0，1，1，1，1，1，1，1，1，1，1，0，(-15)，()，换档门：偏斜传动(在算术单元中)。移位寄存器，移位门，加法器，(1)单符号位：0.0111，0.1110，(2)双符号位：0.00110，000111，3。正数补码移位规则，(3)移位规则，0.0111，0.0011，01100，Double

13、:第一个符号位不变)。空格用0填充，(当向右移动时，第二个符号移到最高尾数)。(1)单符号位：1 1011，1 0110，(2)双符号位：10 1100，11 0110，4。负补码移位规则，(3)移位规则，1 1011，1 1101，11 0110，11 1011，数字符号不变双：第一个符号位不变)。向左移动以填充0，(第二个符号移动到最高尾数)。向右移动以填充1，容易出错的位置：00 1110，01 1100，更正：11 0110，10 1100，00 1100，01 1100，00 0110，更正：00 1110，11 1100，1100。1.0关闭1输入(原始代码，补码)，0 00100原始，1 00101原始，1 11011补码，2。例如，最后一位设置为1(原始代码，补码)，0 00100原始