数字钟EWB课程设计

1、电子技术综合设计课程设计，一是课程设计的目的，一是掌握数字系统的分析和设计方法，二是能够熟练合理地选择集成电路器件，三是熟悉EWB软件的使用。二是课程设计目标，带计时功能的电子钟，带计时功能的电子闹钟，功能要求，带24小时、分钟、秒计时的LED数码管显示，带手动输入的时间功能调整，闹钟设置功能，以及相应的闹钟提示，1。数字钟的组成：振荡器、分频器、计数器、解码器、显示器等。设计数字时钟实际上是计数器的级联。3.60基计数器的设计：4.24位计数器的设计：5.计数器的级联设计；(1)数字钟系统的组成。EWB软件本身提供任意频率的时钟，因此不需要设计振荡器和分频器；另外，EWB软件还有一个内置解码

2、驱动的数码管，所以解码器和显示器不需要设计。这样，数字钟的设计实际上就是设计计数器，如下图所示。(2)数字钟设计要点：(3)芯片选择。由于24位十进制计数器和60位十进制计数器均由集成计数器级联而成，并且均包含基本十进制计数器，因此为了简化设计，芯片选择同步十进制计数器74LS160。当计数器级联时，时钟结构可以采用同步时钟或异步时钟。这里给出的参考数字采用异步时钟。详见下页。(4)计数电路，(5)定时电路，它本质上是由基本的RS触发器组成的单脉冲发生器。如图所示，按钮SB可以使单脉冲或连续脉冲直接进入计数器，同时禁止进位脉冲进入，因此可以快速校准计数器的计数值。校准后，松开校准按钮，将其恢复

3、到原始位置，数字钟将继续正常工作。主要设备、软件环境、74LS160芯片、简单逻辑门、七段数字显示管。EWB虚拟电子工作平台。74LS160芯片是一个计数器，具有清零、设置、保持和十进制计数功能。引脚图如下：CLR为清零端子，低电平有效；CLK是脉冲输入端口，高电平有效；ABCD数据输入端子，当负载低电平有效时，输入脉冲信号和数据投入；QaQbQcQd数据输出端；ENP和ENT启用控制终端，当ENP*ENT=0时，计数器保持不变；RCO是进位输出。74LS160真值表，4。设计理念，1。计时器模块设计、分钟模块设计、秒钟模块设计(60位小数)、小时模块设计(24位小数)、2。显示模块和定时模块

4、设计。闹钟模块设计、时间和分钟控制电路设计，要求定时、暂停和清除功能(用分钟脉冲信号源代替秒脉冲发生器)。2.在EWB接口中选择自己的器件，并绘制电路原理图。3.根据电路原理图连接各单元电路，并仔细检查电路是否正确。4.用EWB对每个单元电路进行正常调试，然后将每个单元电路放在同一个接口上，再根据它们的对应关系进行连接。4。设计理念，5。时间安排，封面(统一格式)摘要：摘要应不少于100字，能概括文章的主要内容，不含第一人称和评价性语言关键词：关键词4-8文本：文字排版用4号小字符，1.5倍行距。文中插图和照片应清晰美观，比例应适当；图纸顺序和表格顺序应标识清楚，图纸标题和表格标题应准确。组件列表参考：序号、作者姓名和书名、出版社出版时间、6。课程设计报告的要求。课程设计报告的主要内容。课程设计的目的。主要设备，3。课程设计原则。课程设计的步骤。设计经验。分数分为优秀、良好、中等、及格和不及格。请参考以下几个方面：学生自己设计电路的能力是否可行，电路设计是否合理。访问信息是否充分、全面，是否能被消化和利用；论文是否规范，电路是否完整，是否全面，讨论是否简洁透彻；防御情况是否能说明设计