第四章节--触发器

1、第四章 触发器,4、1 概述 4、2 触发器的电路结构与动作特点 4、3 触发器的逻辑功能与及其描述方法,内容提要 本章介绍构成数字系统的另一种基本逻辑单元触发器 FF (flip-flop)。 首先介绍触发器各种电路结构以及由于电路结构不同而带来的不同动作特点，然后再从逻辑功能上对触发器进行分类，并强调说明了触发器的电路结构和逻辑功能的区别以及两者的关系。最后扼要地介绍了不同逻辑功能触发器之间实现逻辑功能转换的简单方法。,4、1 概述 在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑运算，还经 常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑 单元。能够存储

2、1位二值信号的基本单元电路称为触发器。 触发器必须具备以下两个基本特点： 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。 根据不同的输入信号可以置成1或0状态。 触发器的分类： 根据电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器等。 根据触发器逻辑功能的不同可分为RS触发器、JK触发器、T触发器、D触发器等几种类型。 此外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两 大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管 栅极输入电容上存储电荷来存储数据的，例如

3、输入电容上存有电荷 0状态，则没有 存电荷为1状态。本章只介绍静态触发器。,4、2 触发器的电路结构与动作特点 4、2、1 基本RS触发器的电路结构与动作特点 基本RS触发器（又称RS锁存器(latch)）是各种触发器电路中结构形 式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。 一、电路结构与工作原理,图4.2.1 用或非门组成的基本RS触发器（a）、（b）电路结构 （c）图形符号,图4.2.2 用与非门组成的基本RS触发器（a）电路结构 （b）图形符号,将上述逻辑关系列成真值表，就得到表4.2.1，表4.2.2。因为触发器新 的状态Qn+1(也叫做次态)不仅与输入状态有关

4、，而且与触发器原来的状态 Qn(也叫做初态)有关，所以把Qn也作为一个变量列入了真值表，并将Qn称 做状态变量，把这种含有状态变量的真值表叫做触发器的特性表（或功能 表）。,表4.2.2 用与非门组成的基本 RS触发器的特性表,表4.2.1 用或非门组成的基本 RS触发器的特性表,* SD 、 RD的1状态同时消失后状态不定,* 的0状态同时消失后状态不定,二、动作特点 由图4.2.1(b)和图4.2.2(a)中可见，在基本RS触发器中，输入信号直接加 在输出门上，所以输入信号在全部作用时间里（即SD或RD为1的全部时间）， 都能直接改变输出端 的状态，这就是基本RS触发器的动作特点。 由于这

5、个缘故，也把 叫做直接置位端，把 叫做直接复位 端，并且把基本RS触发器叫做直接置位、复位触发器。,见书上188页 例4.2.1在图4.2.3(a)的基本RS触发器电路中，已知 的电压波形如图 4.2.2(b)所示，试画出 对应的电压波形。,图4.2.3 例4.2.1的电路和电压波形（a）电路结构 （b）电压波形图,4、2、2 同步RS触发器的电路结构与动作特点 在数字系统中，为协调各部分的动作，常常要求基本些触发器于同一时刻 动作。为此，必须引入同步倍，使这些触发器只有在同步信号到达时才按输入 信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时 钟，用CP(Clock Pu

6、lse)表示。 一、电路结构与工作原理 实现时钟控制的最简单方式是采用图4.2.4所示的同步RS触发器结构。该电 路由肉部分组成：由与非门G1、G2组成的基本RS触发器和由与非门G3、G4组成 的输入控制电路。,图4.2.4 同步RS 触发器（a）电路结构（b）图形符号,1、当cp=0时，触发器保持原状态不变。,2、当cp=1时，S、R传送到基本RS触发器的输入端，使输出 的状态随输入状态的变化而改变。由同步RSFF可以构成主从结构RSFF。,表4.2.3 同步RS触发器的特性表,*CP回到低电平后状态不定。,、当S=0 R=0时，使 ，相当于基本RSFF的两个输入端为无效输入，触发器保持不变

7、，即Qn+1=Qn。,、当S=0 R=1时，使 ，基本RS触发器置0，即Q=0。,、当S=1 R=0时，使 ，基本RS触发器置1，即Q=1。, 、当S=1 R=1时，使 ，这时基本RSFF的两个输入端均为有效输入，使输出 ，破坏了输出端 互为反变量的稳定状态。,在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发 器预先置成指定的状态，为此在实用的同步RS触发器电路上还设置有专门 的异步置位输入端和异步复位端，如图4.2.5所示。,图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号,二、动作特点 由于在CP=1的全部时间里S和R信号都能通过门G3和G4加

8、到基本RS 触发器上，所以在CP=1的全部时间里S和R的变化都有将引起触发器输 出端状态的变化。这就是同步RS触发器的动作特点。 根据这一动作特点可以想像到，如果CP=1的期间内输入信号多次发 生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰 能力。,参见书上191页 例4.2.2已知同步RS触发器的输入信号波形如图4.2.6所示，试画出端的电压波形。设触发器的初始状态为Q=0。,图4.2.6 例4.2.2 的电压波形图,为了适用于单端输入信号的场合，在有些集成电路中也把同步RS触发 器作成图4.2.7(a)的形式。通常把这种电路叫做D型锁存器（或双稳态锁存 器）。图中的D端为数

9、据输入端，CP（也有标作EN的）为控制端。当CP=1 时输出端状态随输入端的状态而改变，当CP=0时输出状态保持不变。图 4.2.7(b)是4位D型锁存器7475中每个触发器的逻辑图，它的逻辑功能和图 4.2.7(a)电路完全同。,图4.2.7 D 型锁存器电路（a）基本形式 （b）7475采用的电路,4、2、3 主从触发器的电路结构与动作特点 为了提高触发器工作的可靠性，希望在每个CP周期里输出端的状态只能改变 一次。为此，在同步RS触发器的基础上又设计出了主从结构触发器。 一、电路结构与工作原理 主从结构RS触发器（简称主从RS触发器）由两个同样的同步RS 触发器组成， 但它们的时钟信号相

10、位相反，如图4.2.8所示。,图4.2.8 主从结构RS触发器（a）电路结构 （b）图形符号,表4.2.4 主从RS触发器的特性表 图形符号中的“”表示“延迟输出”，即CP返回0以后输出状态才改变。因 此输出状态的变化发生在CP信号的下降沿。,*CP回到低电平后输出状态不定。,见书上193页 例4.2.3在图4.2.8的主从RS触发器电路中，若CP、S和R的电压波形如图4.2.9所示，试求 端的电压波形。设触发器的初始状态为Q=0。,图4.2.9 例4.2.3 的电压波形图,为了使用方便，希望即使出现了S=R=1，即S和R同时有效的情况，触 发器的次态也是确定的，因而需要进一步改进触发器的电路

11、结构。 如果把主从RS触发器的 端作为一对附加的控制信号接回到输入 端，如图4.2.10所示，就可以达到上述要求。并把电路称为主从结构JK触发 器（简称主从JK触发器）。,图4.2.10 主从JK触发器,在有些集成电路触发器产品中，输入端J和K不止一个。在这种情况下 J1和J2、K1和K2是与的逻辑关系，如图4.2.11所示。,图4.2.11 具有多输入端的主从 JK 触发器,表4.2.5 主从JK触发器的特性表 见书上195页 例4.2.4已知CP、J、K的波形如图2.2.12所示，试画出 对应的电压波形。,图4.2.12 例4.2.4 的电压波形图,二、动作特点 触发器的翻转分两步动作。第

12、一步，在CP=1期间主触发器接收输入端(S、R或J、K)信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，所以 端状态的改变发生在CP时钟脉冲的下降沿。 因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 注：在CP=1的全部时间里主触发器都可以接收输入信号。而且，由于 端接回到了输入门上，所以在Qn=0时主触发器只能接受置1输入信号，在Qn=1时主触发器只能接受置0信号。其结果就是在CP=1期间主触发器只有可能翻转一次，一但翻转了就不会翻回原来的状态。 所以，只有在CP=1的全部时间里输入状态始终未

13、变的条件下，用 CP下降沿到达时输入的状态决定触发器的次态才肯定是对的。否则，必 须考虑CP=1期间输入状态的全部变化过程，才能确定CP下降沿到达时 触发器的次态。,参见书上197页 例4.2.5 在图4.2.10的主从JK触发器中，已知CP、J、K的电压波形如图4.2.13所示，试画出与之对应的输出庙电压波形。设触发器的初始状态为Q=0。,图4.2.13 例4.2.5 的电压波形图,4、2、4 边沿触发器的电路结构与动作特点 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅 取决于CP信号下降沿（或上升沿）到达时该输入信号的状态。而在此之前 和之后输入状态的变化对触发器的次态没有

14、影响。目前已用于数字集成电 路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触 发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配 置的边沿触发器等几种。 一、利用CMOS传输门的边沿触发器,图4.2.14 利用CMOS传输门的边沿触发器,表4.2.6 CMOS边沿触发器的特性表,图4.2.15 带异步置位、复位端的CMOS边沿触发器,二、维持阻塞触发器 边沿触发器的另一种电路结构形式是维持阻塞结构。在TTL电路中这种 电路结构形式用比较多。,图4.2.16 维持阻塞结构的 R S 触发器,图4.2.17 维持阻塞结构的D触发器,图4.2.18 具有异步置位、复

15、位端和多 输入端的维持阻塞D触发器,三、利用传输延迟时间的边沿触发器 另一种边沿触发器的电路结构如图所示，它是利用门电路和传输延迟 时间实现边沿触发的。,图4.2.19 利用传输延迟时间的边沿触发器,表4.2.7 图4.2.19触发器的特性表,图4.2.20 例4.2.6 的电压波形图,4.3 触发器的逻辑功能的分类 4.3.1 触发器按逻辑功能的分类 从上一节可以看到，由于每一种触发器电路的信号输入方式(不同有单 端输入的，也有双端输入的），触发器的状态随输入信号翻转的规则不同， 所以它们的逻辑功能也不完全一样。 按照逻辑功能的不同特点，通常将时钟控制的触发器分为RS触发器、 JK触发器、T

16、触发器和D触发器等几种类型。 一、RS触发器 凡在时钟信号作下逻辑功能符合表4.3.1特性表所规定的逻辑功能者， 叫做RS触发器。,表4.3.1 RS触发器的特性表,如果把表4.3.1特性表所规定的逻辑关系写成逻辑函数式，则得到 利用约束条件将上式化简，于是得出 式(4.3.1)称为RS触发器的特性方程。,图4.3.1 RS 触发器的状态转换图,二、JK触发器 凡在时钟信号作下逻辑功能符合表4.3.2特性表所规定的逻辑功能者， 叫做JK触发器。 根据表可以写出JK触发器的特性方程，化简后得到,表4.3.2 RS触发器的特性表,图4.3.2 JK触发器的状态转换图,三、T触发器 在某些应用场合下

17、，需要这样一种逻辑功能的触发器，当控制信号T=1时每来 一个CP信号它的状态就翻转一次；而当T=0时，CP信号到达后它的状态保持不变。 具备这种逻辑功能的触发器叫做T触发器。它的特性表如表4.3.3所示。 从特性表写出T触发器的特性方程为 事实上只要将JK触发器的两个输入端连在一起作为T端，就可以构成T触发器。 当T触发器的控制端接至固定的高电平时（即T恒等于1），则式(4.3.3)变为 即每次CP信号作用后触发器必然翻转成与初态相反的状态。有时也把这种接法 的触发器叫做T触发器。,表4.3.3 T触发器的特性表,图4.3.3 T 触发器的状态转换图和逻辑符号,四、D触发器 凡在时钟信号作下逻辑功能符合表4.3.4特性表所规定的逻辑功能者， 叫做D触发器。 从特性表写出D触发器的特性方程为,表4.3.4 D触发器的特性表,图4.3.4 D 触发器的状态转换图,4、3、2 触发器的电路结构和逻辑功能的关系 前者，已经从电路结构形式和逻辑功能这两个不同的角度对触发器作了分类介绍。 需要强调指出，触发器的逻辑功能和电路结构形式是两个不同的概念。 所谓逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑 关系，这种逻辑关系可以用特性表、特性方程或状态转换图给出。根据逻 辑功能的不同特点，把触发器分为RS、