EDA设计基础.ppt

1、在数字系统EDA设置修订的基础上，计算机与信息学院，课程与课程目标，课程：总学时16周64学时(理论32，实验32) 18周授课学习9 16周卷扬机实验课程目标：掌握EDA技术的基本概念， 了解前道工序EDA软件的基本原理，熟练掌握VHDL语言，能用VHDL语言设置修订的简单电路基本熟悉EDA软件的使用，课程的主要内容， 第一部分数字系统EDA概要第二部分硬件描述语言VHDL语法基础第三部分基本回路的VHDL语言设置修订第四部分仿真，综合，现在的EDA相关技术，课程评价，期末笔试评价60%作业， 卷扬机实验报告30%授课情况VHDL计程仪编程曾繁泰陈美元萩清华高等院校出版社VHDL语言100例

2、详细解北京牌理工高等院校ASIC硬研所清华高等院校出版社数字系统设订基础教程(美) John P.Uyemura萩陈怒兴等翻译机械工业出版社，第一部分数字系统EDA概要， 第一部分数字系统EDA概要1 .数字系统的概要2 .电子设定修订自动化EDA概要3.VHDL语言概要4.EDA工具概要1 .数字系统概要1.1所谓数字系统二进制系统只使用0和1两个数字。 这些个的二进制数字被称为二进制位。 定义：数字系统是以数字处理资讯来实现修正与操作的电子网路。 所有数字系统的设置实际上是相当复杂的，因为所有的修订和操作只需0和1。 特别是，数字系统必须1 .数字系统的概要(续)，将现实世界的信息变换为数

3、字网能够理解的二进制“语言”，仅用数字0和1来实现必要的补正算和操作。 为了让我们能够理解处理的结果而返回到现实世界。 1.2针织面料和层级采用小区的基本结构模块来构建数字系统。 用逻辑图表示数字网中使用的用户针织面料和用户针织面料的连接关系。 以小的用户针织面料构成具有复杂功能的大的用户针织面料，生成大的数字系统。1.2小区和层级，以及小区的概念是：取二进制变量a、b和c作为输入，所产生的输出函数是f(A，b，c )。 用户针织面料的投入产出点称为通讯端口，用户针织面料通过通讯端口与其他用户针织面料相连。用户针织面料、a、b、c、F(A、b、c )、1.2用户针织面料和层级、用户针织面料之间

4、的相互连用表示信号在路径中流动的连接线。用户针织面料a、用户针织面料a、x、x、用户针织面料1、用户针织面料2、A0、A1、A2、A3、D3、D2、D1、d0、1.2用户针织面料，这些概念是我们分析复杂的数字系统， 数字网设置修订提供用于设置修订的建构方法有两种不同的方法：自顶向下设置修订自下而上设置修订、第一部分数字系统EDA概要、1 .数字系统概要(二进制、用户针织面料、层次) 2. EDA概要3.VHDL语言概要4.EDA概要2.3EDA2.2eda技术出现的背景2.3EDA技术的发展过程是什么？2.1eda、EDA (electronicdesignautomatic ) EDA技术是

5、什么：设定大规模的程序设计师逻辑老虎钳修订载体以计算机、大规模可程序设计师逻辑老虎钳的开发软件和实验开发系统为设置修订工具，通过相关的开发软件，以软件方式设置从电子系统到硬件系统的逻辑编译、逻辑简并性、逻辑划分、逻辑集成和优化、逻辑版结构布线、逻辑仿真、 2.1什么是eda (继续)，利用eda技术进行电子系统的设定，(1)用软件设定，(2)从用软件方式设定的系统向硬件系统的转换，由相关的开发软件自动进行(3) 在设置修订过程中，可以用有关软件进行各种仿真；(4)系统可以现场编程，上线了升级；(5)整个系统可以集成到一个芯片中，体积小，电功耗低，可靠性高。 因此，EDA技术是现代电子设置修订的

6、发展趋势。2.2EDA技术背景，1 .市场需求：数字电路容量大，体积小，重量轻，保密计程仪方案多种多样，批量小，设置周期短，产品竞争力强的硬件， 软件协调设定修订的再利用需要硬件描述语言通讯端口2. EDA通讯端口技术成熟硬件描述语言(HDL )，2.3EDA技术的发展过程，修订机辅助设定修订(Computer Assist Design，CAD ) 修订机辅助工程设修(computerassistengineeringdesign，计算机辅助工程)电子设修自动化(electringautomation) 2.3EDA技术的发展过程(续)， 20世纪70年代补正机辅助设置补正CAD阶段是EDA

7、技术发展初期面向LSI或印刷电路板电路的配置和接线的CAD20世纪80年代补正机辅助工程设置补正计算机辅助工程阶段电路图编辑和仿真的计算机辅助工程系统CAD工具代替了设置补正作业中图纸的重复作业， 计算机辅助工程工具取代了设置修订者的一些工作，到了电子系统80年代后期，EDA工具已经能够进行设置修订描述、综合和优化以及设置修订结果的验证，计算机辅助工程阶段的EDA工具为电子产品的开发成功创造了有利的条件，也为高级设置修订者的创造性劳动提供了便利。 但是，从原理图出发的EDA工具大部分仍然不能对应复杂的电子系统设定修改请求，具体化的零件图限制了优化设定修改。 2.3EDA技术的发展过程(续)，2

8、0世纪90年代电子系统设定修订自动化EDA阶段是为了满足千差万别的系统用户提出的设定修订要求，最好的方法是用户自己设定芯片，让他们将想设定的电路直接设定在自各儿的专用芯片上。 随着微电子学技术的发展，特别是程序设计师可逻辑de老虎钳的发展，微电子学制造商为用户提供了各种规模的程序设计师可逻辑de老虎钳，为修订者安装芯片，电子系统EDA工具的发展，为修订者提供了全线EDA工具。 EDA系统专用系统通用系统，第一部分数字系统EDA概要，1 .数字系统概要(二进制、用户针织面料、层次)2. EDA概要(EDA概念)3.VHDL语言概要4.EDA工具概要， 3.3.VHDL工具概要3.1 VHDL语言

9、的发展历史3.2 VHDL语言的进展3.3 VHDL语言的特征3.4数字系统硬件设定修正方法3.5利用VHDL语言设定硬件的优点， vhdl语言vhsichardwaredescriptionlanguagevhsic : veryhighspeedintegratedcircuit硬件描述语言是能够记述硬件电路的功能、信号连接关系及时间节点关系的语言、3.1 VHDL语言的发展历史， 3.2VHDL语言的进展Top_down、Bottom_up进程无关抽象水平多(Behavioral/RTL/Logic )交流容易，管理描述灵活地促进其他标准的形成()。 另一方面，VHDL语言描述了硬件电路

10、的功能：接口信号电路行为和功能电路与电路之间的连接关系(2)高级语言的最终目的是实现期望的控制流程，而VHDL语言的最终目的是制作硬件电路。 (3)VHDL语言的句子大部分是云同步句。 因此，VHDL语言大多与高级语言相似，但它们之间存在很大差异。 在VHDL和Verilog语言的比较中，一般的硬件描述语言可以在动作级别、级别、男同性恋级别三个级别进行电路描述。语言更适合通常行为级别和RTL级别的描述，是高级描述语言，电路高级建模Verilog仅适合通常级别和男同性恋级别的描述，是低级描述语言，最适合描述男同性恋级别的电路，容易控制电路资源的语言入门，但设定纠正效率3.4数字系统的硬件设置纠正

11、方法传统的硬件设置纠正方法的主要特征：采用由下而上的设置纠正方法，采用通用的零配件系统硬件，后期进行调试和仿真的主要设置纠正文件是电原理图，3.4数字系统硬件设置纠正方法(续) 利用硬件描述语言HDL的硬件电路设定修正方法在自顶向下的设定修正方法系统中，采用ASIC芯片，采用系统早期模拟，降低了硬件电路设定修正难度的主要设定修正文件，用HDL语言程序计程仪制作的六进制状态迁移图如图所示。 011，000，001，110，100，111，Q2Q1Q0，以往的设定修正方法，触发关物态变化字表，Q2，Q1输出和Q0的j，k输入关系表。 自顶向下设定修正方法(VHDL方法)、自顶向下设定修正方法：根据

12、系统整体的要求，对自顶向下细分设定修正内容，最后完成系统硬件的整体设定修正。 在利用了HDL的硬件设定纠正方法中，设定纠正者将自顶向下分为3个阶段，纠正系统硬件。第一阶层行动记述系统全体的数学模型的记述第二阶层RTL方式记述暂存器传输记述(数据流记述)，更现实的电路的记述第三阶层逻辑统合利用逻辑统合工具用基本逻辑要素表现RTL方式记述计程仪程序的文件(闸道器表)，自顶向下设定订正，六进制计数器的行动记述，LIBRARYIEEE； 所有用户IEEE.STD _ logic _ 1164.all。 实体计数器(clk :安装_逻辑)。 RS 3360in STD _逻辑； 计数器，计数器，计数器，

13、输出计数器； architecturebehavofcounterissignalnext _ count : STD _ logic _向量(2向量0 )。 elsif (clk事件和clk=1) then、六进制计数器的动作描述(续)、case next _ countiswhen“000”=next _ count next c 结束进程； 结束战争； 六进制计数器的RTL方式记述、库IEEE； 分配计数器(clk，rs:IN STD_LOGIC )。 q1、q2、q :输出STD _ logic ) :结束计数器； architecturertlofcounteriscomponent

14、dffport (d、rs、clk:IN STD_LOGIC； q 3360输出STD _ logic ) :结束元件。 组件数据端口(j、k、rs、clk:IN STD_LOGIC； q 3360输出STD _逻辑)； 结束元件； 六进制计数器的RTL方式描述(续)、组件和2端口(a、b:INSTD_LOGIC； c :输出STD _逻辑)； 结束元件； 部件号2端口(a、b:IN STD_LOGIC； c :输出STD _逻辑)； 结束元件； 单引擎、键盘、q1_out、q2_out、q3_out:STD_LOGIC。 二端口映射(q2_out、q2_out、jin )。 六进制计数器的R

15、TL方法描述(续)、u 23360和2端口映射(q2_out、q2_out、kin )； u :连接埠地图(金、金、rs、clk、q1_out )； 端口地图(q1_ out，rs，clk，q2_ out ) :端口地图(q2_ out，rs，clk，q3_out): q1=q1_out； q2=q2_out； q3=q3_out； 结束RTL；利用3.5vhdl语言设置、修订硬件电路的优点、一设置、修订技术完整、方法灵活、广泛通讯端口，通讯端口基于库的设置、修订方法(库可视为软件程序员)，同步、异步电路、FPGA及其他随机电路设置、修订二描述能力强能够进行系统级别的记述，能够进行行为记述，能够客制化数据类型，即，通过在统合时连接不同的程序库，能够得到不同的程序零配件。 4vhdl语言标准、规范、易于共享和重用成果易于交流成果易于重用VHDL语言的语法类似于Ada语言。 4. EDA的工程流程和工具概述4.1EDA工程流程1源计程仪程序的编辑和编译原理图输入法状态图输入法VHDL软件程序的文本方式2逻辑集成和优化集成器是软件描述和硬件实现的桥梁。 集成过程是能够将电路的高级语言描述转换为低水平并且映射到构成FPGA/CPLD和ASIC的男同性恋阵列的基本结构的网络表文件。4.1EDA工