可编程逻辑器件原理与应用(2010-11-04).ppt

1、电子技术综合实验，讲师：肖振国2010-11-04，实验教学内容，1可节目逻辑设备概述2 CPLD的基本结构和原理3 ABEL硬件描述语言4软件和硬件实验平台5可节目逻辑设备设计过程，1可节目逻辑设备概述，1.1可节目逻辑设备(PLD)是什么1.2 PLD、SSI、MSI、LSI到VLSI、ASIC的数字集成电路开发可编程逻辑设备(PLD)。可编程逻辑设备PLD、PROM、EPROM、E2prompla(可编程逻辑阵列)可编程阵列逻辑(pal)通用al(gal)，例如，右侧资源具有阵列输入线6个乘积项3个或门输出线、逻辑宏单元、时序电路所需的寄存器和触发器。提供多种形式的I/o格式。提供内部信

2、号反馈。分配控制信号，如CLK、RESET、EN。按1.4.1可编程部分分类，1.4 PLD分类，SRAM的数组结构，PLA的数组结构，PAL(GAL)的数组结构，按1.4.2 PLD的集成图分类紫外线删除节目设备，传记删除节目设备，培训内容，1可节目逻辑设备概述2 CPP有84个针脚(64个I/o，8个专用输入)牙齿。最大操作频率fmax=125mhz:2.1 ispLSI1032E的特性，封装针脚图，2.2 ispLSI032E的功能框，返回，聚合总配线区域全局路由池(GRP)，通用逻辑块GLBGLB结构如下所示：ispLSI 1032E结构框、位于筹码中心的牙齿区域是所有片内逻辑的连接，

3、以提供端到端片内互连性能。GLB结构和阵列有18个输入端口，其中16个通过GRP输入，2个通过I/O设备直接输入。20个门，20个产品，4个门或通过门输出。4输出宏单元具有四个触发器，可以配置为组合输出或寄存器输出。GLB标准配置模式，输入输出设备输入输出单元(IOC)，查看ispLSI 1032E结构框，IOC是最外面的小方块，共64个(IN0 IN63)。牙齿单元具有输入、输出和双向I/O配置。可以通过控制输入和输出三状态缓冲区的功能结束编程来选择。输出根区域输出路由池(ORP)，输出根区域ORP位于GLB和IOC之间的可编程互连阵列ORP的输入是8个GLB的32个输出。ORP的输出是16

4、个，每个连接到16个IOC。通过ORP编程，您可以灵活地将所有GLB输出发送到16个I/O端之一。ORP旁边是连接到GRP的16条总线，可以使用I/o设备，GLB输出也可以通过ORP使用，从而简化了I/o端多路复用功能和GLB之间的互连。、ispLSI 1032E结构框视图、时钟分配网络块分配网络(CDN)、ispLSI 1032E结构框视图，以及专用输入部Y0、Y1、Y2、Y3牙齿输入信号。输出有5个。其中CLK0、CLK1和CLK2提供了GLB，IOCLK0和IOCLK1提供了I/o单元。时钟专用GLB(C0)的四个输出发送到CDN，以建立自定义内部时钟电路。例如，通过专用时钟GLB(C0

5、)分割将额外的主时钟从发送到CLK1、CLK2、IOCLK0、IOCLK1的Y0传输到全局时钟CLK0，其他GLB或I/O设备可能在较低的频率下工作。mega块结构(mega block)、ispLSI 1032E结构框视图，ispLSI1032E使用组成大块的块结构，每8个GLB对应的ORP、IOC等。此外，每个大块都包含两个专用输入通信端口，只能在牙齿大块内的GLB中使用。IspLSI 1032E总共有4个大块。系统可编程技术ISP、软件设计和硬件设计同步，减少对设备的触摸和损坏。不需要程序员原型制造。易于支持生产和测试过程的修改。根据用户要求进行专门设计，可以通过现场硬件升级提高产品功能

6、。在编程之前安装焊接、系统内编程- ISP、系统现场重新编程修改、编程介面、串行数据输入串行数据输出(SDO)；串行时钟sclk(串行时钟)；模式选择模式；整个芯片的能量端ispEN。，字母和数字标识符：标识符不能有关键字(保留字)和重复名称。字符串：使用单引号扩展的一系列字符。注释：以双引号开头的文字行。操作数：二进制：B1010 b1010八进制：O67 o67十进制：D97 d97十六进制：H7EF h7EF，2。运算符、表达式和表达式运算符：逻辑运算符、算术运算符：关系运算符标识符=表达式；ELSE方程式；WHEN条件THEN！标识符：=表达式；ELSE方程式；例如，X=A，3。其他元

7、素，集合：作为整体运行的一组信号和常量。示例：address=a7、a6、a5、a4、a3、a2、a1、A0；Address=A7.A0；X=。x=。x；Address=A7、A6、A5、A4、x、x、x、x；EQUATIONS！IO=(Address=hE000)可以指定以下值：sign=1，1，0；或sign=6；Sign=1，1，0，特殊常量值，块是用于宏定义和指示器的封闭文本段。块可以嵌套。变量和变量替代虚拟变量：可以在宏、模块和指示器中替换为实际变量的标识符。实际变量：用于宏、模块和指示器中的变量，实际变量可以替代虚拟变量。实际变量可以是标识符、数字、字符串、运算符、集合等。示例：宏

8、定义中是否有OR_EM MACRO(a，b，c)？A#？B#？c；a、b、c是哑巴变量。在宏定义体中，哑巴变量前面的问号“？”附加了。方程式包含D=OR_EM(X，Y，A，常用点字尾，3.2 ABEL-HDL来源档案格式，1 .默认框架模块模块名称(哑变量名称、哑变量名称)TITLE语句Device，标题段、定义段、逻辑描述段、测试向量段、结束段、2 .模块语句，标题语句，(1)模块语句：模块模块名称(虚拟变量名，虚拟变量名) (宣言和逻辑说明)END模块名称，(2) TITLE标题语句TITLE字符串，3 .DECLARATIONS定义段，每个模块必须有自己的定义段。声明设计中使用的零件并定

9、义接点和节点标识符。常数、巨集和属性也在定义区段中定义。Device设备定义语句：设备名称，设备名称设备实际设备零件名称是设计模块中使用的标识符，实际零件是实际零件的产业模型，并以字符串表示。接脚接脚接脚定义陈述式，信号名称！信号名称接脚in装置名称接脚号码=属性，属性，接脚号码=属性，属性描述信号识别码与实际装置接脚之间的关系，并提供可程式化接脚的属性。如果模块包含多个部件，则必须使用“IN部件名”。“！”指示低级别有效。销定义语句必须放置在设备定义语句之后。示例：锁定、重设、S1针脚12、15、3；锁定，重置，S1针in u12，12，15，3；接点、节点公共属性、常量定义语句、常量名称、

10、常量名称=表达式、表达式；例如：X=.XC=。C=。c；A=！b、D；x、c、a=。x .c .b、D；a，B=5，7；宏定义语句和扩展，宏名称MACRO(虚拟变量，虚拟变量)块宏定义中的块可以描述为逻辑表达式或真值表。范例：使用巨集定义三个输入和非文字。逻辑表达式说明：NAND3 MACRO(A，B，C)！(？a，示例：使用宏定义三个输入语句和郑智薰语句。以真值表说明：NAND3 MACRO(A，B，C，Y) TRUTH_TABLE(？a，b，C-？Y) 0、 x . x .-1；x .0， x .-1；x . x .0-1；1，1，1-0；调用：D=NAND3(Clock，Hello，Bu

11、sy)；truth _ table (clock，hello，busy-d) 0，x.x .-1；x .0， x .-1；x . x .0-1；1，1，1-0；ISTYPE属性定义语句、信号名称、信号名称ISTYPE属性、属性信号名称是端号或节点的标识符。属性定义语句用于通过针或节点上具有可编程特性的设备的属性定义，使特定零件形成正确的逻辑并优化设计。定义语句必须放置在设备定义语句、销钉定义语句和节点定义语句之后。示例：out 0、out 1、out 2针3、4和5 istype comOut3、out4针6、7 istype reg，4 .逻辑表示布尔方程真值表状态机，EQUATIONS方程语句：布尔方程集的开始。示例：EQUATIONS A=B，TRUTH_TABLE真表，标题：TRUTH_TABLE IN设备名称(输入矢量-输出矢量)TRUTH_TABLE IN设备名称(输入矢量330，真值表：如truth _ table in ic16 (en，a，b-y) 0，x .x .-. z .1，0，0-0；1，0，1-1；1，1，0-1；1，1，1-0；真值表：例如truth _ table (a，b :c，d-y) 0，0 3360，1-1；0，1 : 1，0-0；1，0 : 1，1-1；1，1 : 0，