06_组合逻辑电路(2).ppt

1、模拟与数字电路Analog and Digital Circuits,06_组合逻辑电路(2),2020/7/24,模拟与数字电路 组合逻辑电路(1),2,2,内容提纲,常用组合逻辑电路 编码器 译码器,2020/7/24,模拟与数字电路 组合逻辑电路(1),3,编码器,编码器：将输入信号的状态，转换成二进制代码输出 编码器分类：普通编码器和优先编码器 常见编码器：8线-3线编码器74x148，10线-4线(BCD)编码器74x147等,m线n线 编码器 ( m n ),Yn-1,Y0,编 码 器,I0,Im-1,2020/7/24,模拟与数字电路 组合逻辑电路(1),4,任何时刻只允许有一个

2、输入信号处于有效状态 设计4线-2线普通编码器（设低电平为有效状态）,普通编码器,2020/7/24,模拟与数字电路 组合逻辑电路(1),5,其 他 x x,4线-2线普通编码器,1 1 1 0 0 0 1 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 1,I3 I2 I1 I0 Y1 Y0,真值表,x,I3I2,I1I0,00,01,11,10,00,01,11,10,x,x,x,x,1,x,x,x,0,x,0,x,1,x,x,Y1,x,00,01,11,10,00,01,11,10,x,x,x,1,x,x,x,1,x,0,x,0,x,x,x,I3I2,I1I0,Y0,Y1

3、,Y0,2020/7/24,模拟与数字电路 组合逻辑电路(1),6,编码器的限制 不能区分输入I0有效与无输入有效 不能处理多输入同时有效,4线-2线普通编码器(续1),Y0,Y1,2020/7/24,模拟与数字电路 组合逻辑电路(1),7,允许两个以上输入信号同时有效，并对其中优先级最高的一个进行编码 设计4线-2线优先编码器 (输入和输出信号均为低电平有效),优先编码器,1 1 1 1 1 x x 0 x x x 0 0 0 1 0 x x 0 0 1 1 1 0 x 0 1 0 1 1 1 0 0 1 1,2020/7/24,模拟与数字电路 组合逻辑电路(1),8,4线-2线优先编码器,

4、0,00,01,11,10,00,01,11,10,0,0,0,0,0,0,1,1,x,1,0,0,0,0,0,I3I2,I1I0,Y1,1,00,01,11,10,00,01,11,10,0,0,0,0,0,0,0,0,x,1,1,1,1,0,0,I3I2,I1I0,Y0,1,0,I3I2,I1I0,00,01,11,10,00,01,11,10,0,0,0,0,0,0,0,0,0,0,0,0,0,0,YEX,2020/7/24,模拟与数字电路 组合逻辑电路(1),9,4线-2线优先编码器(续),Y1,Y0,I0,I2,I1,I3,YEX,逻辑式：,逻辑图：,Y1 = I3 I2,YEX =

5、 I0 I1 I2 I3,2020/7/24,模拟与数字电路 组合逻辑电路(1),10,8线-3线优先编码器74x148,对8个输入信号按优先级编码，输出3位代码 通过多片级联，对多于8个输入信号进行编码,I7I0：待编码输入信号，低电平有效，优先级递减，即 I7优先级最高，I0最低 Y2Y0：二进制反码输出，Y2为最高位 Yex：扩展输出 S： 使能输入 YS： 使能输出,逻辑符号,2020/7/24,模拟与数字电路 组合逻辑电路(1),11,74x148真值表,2020/7/24,模拟与数字电路 组合逻辑电路(1),12,74x148逻辑图,若S无效，则所有输出均无效 若S有效且I0 I7

6、均无效，则仅YS有效 若S有效且I0 I7中存在有效，则YS无效，Yex和Y2 Y0有效,Y1,Y0,I0,I2,I1,I3,Yex,Y2,Ys,I4,I5,I6,I7,S,2020/7/24,模拟与数字电路 组合逻辑电路(1),13,74x148扩展应用,16线-4线优先编码器 16个输入信号I15 I0，低电平有效，I15优先级最高 输出4位二进制正码A3 A0，A3为最高位,74x148 (1),S,YS,Y2,Y1,Y0,Yex,I7,I0,74x148 (2),S,YS,I7,I0,I15,I8,A3,I0,A2,A1,A0,I7,Y2,Y1,Y0,Yex,2020/7/24,模拟与

7、数字电路 组合逻辑电路(1),14,译码器,译码是编码的逆过程，将输入的二进制代码转换成高、低电平组合状态输出 常见译码器 二进制译码器74x138、74x139 二-十进制译码器74x42 显示译码器74x47等,m线n线 译码器 ( n m ),Yn-1,Y0,译 码 器,A0,Am-1,2020/7/24,模拟与数字电路 组合逻辑电路(1),15,2线4线译码器,设输出高电平有效,最 小 项 译 码,若输出低电平有效？,2020/7/24,模拟与数字电路 组合逻辑电路(1),16,双2线4线译码器74x139,简称2-4译码器 E：使能输入，低电平有效 Y0Y3：译码输出，低电平有效,Y

8、2,Y0,L,H,H,H,H,H,L,H,L,H,H,L,H,L,H,H,L,H,H,L,L,H,H,H,L,L,L,L,H,H,H,H,x,x,H,Y3,Y1,A0,E,A1,逻辑符号,真值表,2020/7/24,模拟与数字电路 组合逻辑电路(1),17,3线8线译码器74x138,简称3-8译码器 A2A0：待译码输入信号 A2为最高位，A0为最低位 Y0 Y7：译码输出信号 低电平有效 最多只有一个有效 S1, S2, S3：使能输入信号 同时有效时才译码 S1高电平有效 S1、S2低电平有效,74x138,逻辑符号,2020/7/24,模拟与数字电路 组合逻辑电路(1),18,74x1

9、38真值表,2020/7/24,模拟与数字电路 组合逻辑电路(1),19,74x138逻辑图,2020/7/24,模拟与数字电路 组合逻辑电路(1),20,译码器应用,用74x138设计4线-16线译码器,4-16 译码器,Y0,Y1,Y15,A3,A0,2020/7/24,模拟与数字电路 组合逻辑电路(1),21,译码器实现组合逻辑函数,用74x138可以实现任意三变量的逻辑函数,74x138,2020/7/24,模拟与数字电路 组合逻辑电路(1),22,二-十进制译码器74x42,将8421BCD码译成10个状态输出,2020/7/24,模拟与数字电路 组合逻辑电路(1),23,七段数码管：由七个发光二极管组成的显示器