版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、第五章 中央处理器,CPU的功能和组成 指令周期 时序产生器 微程序控制器 微程序设计技术 硬布线控制器,5.4 硬布线控制器(组合逻辑控制器)与PLA控制器,5.4.1 组合逻辑控制器的设计步骤 1.根据CPU的结构图写出每条指令的操作流程图并分解成微操作序列。 2.选择合适的控制方式和控制时序。 3.对微操作流程图安排时序,排出微操作时间表。 4.根据操作时间表写出微操作的表达式,即 微操作=周期*节拍*脉冲*指令码*其它条件 5.根据微操作的表达式,画出组合逻辑电路。 组合逻辑控制器总框图见下页。,5.4 硬布线控制器(组合逻辑控制器)与PLA控制器,5.4.2 组合逻辑控制器的设计举例
2、 CPU结构框图如下图所示,设计以下几条指令的 组合逻辑控制器:,CLA ; 清AC ADD I D ; I=0为直接寻址,即(AC)+(D) AC I=1为间接寻址,即(AC)+(D) AC STA I D ; I=0为直接寻址,即(AC) D; I=1为间接寻址,即(AC) (D) LDA I D ; I=0为直接寻址,即(D) AC; I=1为间接寻址,即(D) AC JMP I D ; I=0为直接寻址,即(D) PC; I=1为间接寻址,即(D) PC,ALU,状态寄存器PSW,AC,PC,AR,指令译码器,操作控制器,存储器,数据总线,OP,IR(AR),+1,PC AR,MREQ
3、,R/W,DBUS AR,DBUS PC,C,DR AC,AC DR,DR ALU,IR,DR,DR IR,IR(AR) DBUS,+,_,DBUS DR,DR DBUS,CPU结构示意图,ALU DR,操作码 地址码,译码器,硬布线逻辑 (组合逻辑),PC,周期状态 触发器,节拍发生器,时钟源,结果反馈信息,M1,M2,M3,T1,T4,P,IR,中断 控制 逻辑,转移地址,+1,RESET,中断信号,微操作控制命令,组合逻辑控制器总框图,(2)选同步控制方式,(1) 根据CPU结构框图写出指令的操作流程图:,I=1?,I=1?,I=1?,I=1?,0 AC,M AR,M AR,M DBUS
4、,DBUS PC,PC AR,M DR,DR IR,PC+1 PC,PC AR,R, DBUS DR,DR IR,+1,CLA,IR15IR14IR13=000,ADD,001,STA,010,LDA,011,JMP,100,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,N,Y,M DR,(AC)+(DR) AC,N,Y,M AR,AC DR,DR M,M DR,DR AC,N,Y,(IR12)=1,N,Y,(IR12)=1,(IR12)=1,(IR12)=1,(3) 选二级时序 由于以上指令均是
5、单操作数指令,所以安排三个机器周期:取指周期FETCH、取数周期DOF、执行周期EXEC。每个机器周期安排四个节拍T1、T2、T3和T4,时序见下图所示。,FETCH,DOF,EXEC,T1,T3,T4,取指周期,取数周期,执行周期,指令周期,CLK,T2,(4)为微操作序列安排时序,I=1?,I=1?,I=1?,I=1?,C,PC AR,R, +1,DBUS DR,DR IR,CLA,ADD,STA,LDA,JMP,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,N,Y,N,Y,AC DR,N,Y
6、,N,Y,(IR12)=1,(IR12)=1,FETCH,T1,T2,T3,T4,R,DBUS,AR,R,DBUS,AR,R,DBUS,AR,DBUS,AR,R,DBUS DR,DR ALU,+,W,R,DBUS DR,DR AC,T1,T2,T3,T4,DOF,T1,T2,T3,T4,EXEC,R,DBUS,PC,DR DBUS,(5) 操作时间表见下表:,微操作,FETCH,T1,T2,T3,T4,DOF,EXEC,PC AR,R/W=1,R/W=0,MREQ,DR IR,+1,C,IR(AR)DBUS,ALL,ALL,ALL,ALL,ALL,T1,T2,T3,T4,CLA*I,CLA*I
7、,T1,T2,T3,T4,ADD+LDA,ADD+LDA,STA,STA,CLA,CLA,(5) 操作时间表见下表:,微操作,FETCH,T1,T2,T3,T4,DOF,EXEC,T1,T2,T3,T4,T1,T2,T3,T4,DBUS AR,DBUS DR,DBUS PC,DR ALU,DR AC,AC DR,+,ALL,ADD+ LDA,JMP,ADD,LDA,STA,ADD,ADD+STA+LDA +JMP*I,(ADD+STA+LDA)*I,DR DBUS,STA,(6) 综合微操作表达式如下: PC AR=FETCH*T1 R/W=FETCH*T2+DOF*T3*CLA*I+EXEC
8、*T1*(ADD+LDA) R/W=STA*EXEC*T2 MREQ=FETCH*T2+DOF*T3*CLA*I+EXEC*T1*(ADD+LDA)+STA*EXEC*T2,(7) 逻辑电路框图如下所示:,OP,AR,I,指令译码器,时 序 产 生 器,组合逻辑控制器,LDA,ADD,STA,LDA,JMP,IR,I,IR0,IR11,IR12,IR13,IR14,IR15,FETCH,DOF,EXEC,T1,T2,T3,T4,PC AR,DBUS DR,DBUS PC,+,微操作 控制 信号,OP,I,AR,IR0,IR11,IR12,IR13,IR14,IR15,译码器,译码器,FETCH
9、,DOF,EXEC,时钟系统,节拍发生器,=,&,1,T1,T2,T4,DBUS DR,LDA,ADD,I=0,I=1,微操作控制信号DBUS DR的逻辑表达式为: DBUS DR=FETCH*T3+EXEC*(ADD+LDA)*T2,&,微操作执行逻辑示意图,T3,5.4.3 组合逻辑控制器的特点 优点:速度快,可用于速度要求较高的机器中。 缺点: 缺乏规整性:将几百个微操作的执行逻辑组合在一起,构成的微操作产生部件,是计算机中最复杂、最不规整的逻辑部件。不适合于指令复杂的机器。 缺乏灵活性:各微命令的实现是用硬连的逻辑电路完成,改动不易,设计困难。 5.4.4 PLA控制器 PLA控制器的设计步骤(1)-(4)与组合逻辑控制器相同,只是实现方法不同,它采用PLA阵列(Programmed Logic Array)。 从设计思想来看是组合逻辑控制器,从实现方法来看,是存储逻辑控制器。 特点:可使杂乱无章的组合逻辑规整化、微型化,而且可以利用PLA的可编程特性,用存
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2021-2022年人教版二年级语文上册期末考试(参考答案)
- 2022-2023年部编版七年级数学下册期中测试卷【及参考答案】
- 新部编版九年级数学上册期末考试及答案下载
- 九年级生物(上册)期末试题及答案(必考题)
- 2023年人教版八年级化学上册期末试卷(真题)
- 人教部编版四年级数学上册期末考试及答案【1套】
- 2022-2023年部编版九年级数学下册期中考试题(A4打印版)
- 六年级上册语文期末考试及答案【各版本】
- 部编版九年级数学下册期中测试卷含答案
- 新部编版四年级数学上册期末考试(学生专用)
- 西南大学21春0886《兽医生物制品学》在线作业答案
- 小学生心肺复苏联合AED培训
- 【《长城汽车财务问题现状的杜邦探析》9600字论文】
- 中药抗菌抗炎机制研究
- 幼儿园教案批改评语大全集
- 2023河北太行国宾馆招聘事业编制人员20人(专科可)笔试参考题库(共500题)答案详解版
- 邮投递服务投标方案(完整版)
- 网络工程职业发展研究报告
- 汽车吊施工方案
- 智慧旅游景区智能化建设方案
- 江苏省无锡市2022-2023学年高一下学期期终调研考试化学试题(含答案解析)
评论
0/150
提交评论