常用组合逻辑功能器件.ppt

1、武汉理工大学信息工程学院2006-2007第二学期数字电子技术基础,授课教师：许菲 授课、答疑时间： 答疑地点： 电子信箱： 网络教学平台3,主要内容及授课进度（每周更新） 引言 第一周 数字逻辑基础第一周 组合逻辑电路的分析与设计第二周 常用组合逻辑部件 第三周 逻辑门电路 触发器 时序逻辑电路分析与设计 常用时序逻辑功能器件 半导体存储器 脉冲波形的产生与变换 D/A与A/D转换,常用组合逻辑功能器件,编码器,小结,译码器/数据分配器,数据选择器,数值比较器,算术运算电路,组合逻辑电路的分析与设计,什么是组合逻辑电路?,基本组成单元是门电路,任何时刻,输

2、出状态只决定于同一时刻各输入状态的组合,电路中不含记忆单元,输入、输出之间没有反馈延迟通路,什么是组合逻辑电路?,组合逻辑电路的分析,目的：确定已知电路的逻辑功能,步骤： 由逻辑图写出各输出断的逻辑函数表达式,化简、变换各逻辑函数表达式，目的是列出真值表,根据真值表和逻辑函数表达式对逻辑电路进行分析，从而确定其功能,例题： 例3.3.1 例3.3.2,组合逻辑电路的设计,目的：用可靠而经济的电路实现所需要的逻辑功能,步骤： 根据对电路逻辑功能的要求，确定输入、输入变量，列出真值表,由真值表写出各输出端的逻辑函数表达式,简化（电路简单）和变换（使器件的数量和种类最少）逻辑函数表达式，从而画出逻辑

3、图,例题： 例3.4.1 例3.4.2,返回,例3.3.1,由逻辑图写出各输出端的逻辑函数表达式,列出真值表 根据输入信号的各组取值直接算 借助卡诺图得到真值表,确定电路是组合逻辑而不是时序逻辑电路,例3.3.1真值表,0,1,1,1,1,0,0,0,确定功能,返回,例3.4.1,用二输入与非门和反相器设计一个3输入、3输出的信号排队电路,列真值表,输入I0为1时，无论I1 、I2是什么，输出L0为1，L1 、L2为0；当I0为0且I1为1，无论I2是1还是0， L1为1，其余两个输出都是0；当I2为1且I0和I1都是0，输出L2为1，其余两个输出都是0；当三个输入信号都为0时，输出均为0,1

4、,1,1,1,0,1,1,例3.4.1输出变量的逻辑函数表达式,例3.4.1逻辑图,返回,编码器,定义：具有编码功能的电路,特点：有不多于2n个输入信号，对应n个输出线产生的n位二进制代码,4-2线编码器,键盘输入8421BCD码编码器,优先编码器,电路原理,常用集成编码器74147、74148及其应用,返回,4-2线编码器（输入信号高电平有效）,真值表,0,1,1,0,4-2线编码器（输入信号高电平有效）表达式,1,0,1,0,4-2线编码器（输入信号低电平有效）,真值表,1,1,0,0,4-2线编码器（输入信号低电平有效）表达式,1,0,0,1,返回,键盘输入8421BCD码编码器(分析)

5、,输入信号是电平有效,低,每一个按键Si分配一组4位二进制代码ABCD,引入标志位GS，解决了没有信号输入和按键S0有效两种情况下，输出代码共用的问题。GS为0时，表明没有键盘输入,十个按键对应十个输入信号线,返回,要正常工作必须有个前提条件：控制信号不会同时到达（按键不会同时按下），任何时刻只允许输入一个有效编码信号，否则输出混乱。,优先编码器（设计）,真值表,首先要给各个控制信号的优先级别排序 假设优先级别按I3、I2、 I1、 I0依次降低,优先编码器（卡诺图和逻辑函数表达式）,0,X,0,X,返回,常用集成编码器74147、74148及其应用,8-3线优先编码器74148,优先编码器7

6、4147,逻辑图和引脚图,功能表,简单分析,应用举例,功能表,应用举例,译码器/数据分配器,定义：实现译码功能的逻辑电路,分类：,代码转换器,唯一地址译码器,功能：将若干组n位二进制代码转变为不多于2n个与之一一对应的有效输出。,常用集成译码器及其主要应用,电路原理,返回,常用集成译码器74138、7442、7448,3-8线译码器74138,二-十进制译码器7442,逻辑图和引脚图,功能表,简单分析,应用举例,七段数字显示译码器7448,返回,74138简单分析和应用举例,分析,应用,存储单元寻址,用于构成函数发生器,做数据分配器,返回,七段数字显示译码电路7448,数字显示电路的原理,原理方块图,三种数字显示方式 字形重叠式 点阵式 分段式,7448原理及应用,七段数字显示器发光段组合图,7448功能表,7448实现多位数码显示,返回,数据选择器,定义：数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器,数据选择器的基本原理,集成数据选择器74151及应用,74151逻辑图和引脚分布图,74151功能表,数据选择器位数的扩展,数据选