Cadence一级差分运放的仿真实现.ppt_第1页
Cadence一级差分运放的仿真实现.ppt_第2页
Cadence一级差分运放的仿真实现.ppt_第3页
Cadence一级差分运放的仿真实现.ppt_第4页
Cadence一级差分运放的仿真实现.ppt_第5页
免费预览已结束，剩余13页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、,课时三、一级差分运放仿真实现,一级差分运放,放大器是模拟与数字电路中的一个基本结构，对功耗、线性度、增益、速度、噪声都有较高的要求。 差分放大器具有更强的抗干扰能力。 运算放大器是模拟系统和混合系统中一个完整的模块，运放一般用来实现一个反馈系统,差分输入，单端输出一级运放,仿真要求,DC扫描 输入输出共模范围 AC分析 相位裕度 输入输出共模范围 共模增益 共模抑制比（CMRR） 电源抑制比（PSRR）,实验步骤,一、启动Cadence，完成电路图的绘制,实验步骤,二、设置参数,根据工艺，设定model name、Width、Length。设定电源电压V0为1.8V，偏置电压源V1为0.6V

2、。差分输入电压源分别设置为变量vin1、vin2。,实验步骤,三、DC扫描,设定model library、设置仿真条件,实验步骤,设定DC扫描变量vin1，扫描范围01.8V，选择输出、参数分析,实验步骤,点击分析，可得出仿真结果,仿真可以看出最小输入共模电压为0.8V左右，小于 0.8V的输入共模电平会使尾电流源M0进入线性区，M1，M2进入亚阈值导通状态；最大输入共模电压为1.4V左右，大于该值的输入共模电压很容易使M1，M2进入线性区。也可以随着Vin2的增大，输出摆幅越来越小。,实验步骤,四、相位裕度，设定vin1、vin2的AC magnitude为0.5V、-0.5V,实验步骤,

3、四、将plotting mode换为append，plot图像两次,实验步骤,仿真输出为mag，将图形换成phase、dB20表示，增益为0时，可看出相移为-106，即相位裕度为74。,实验步骤,五、差模增益,从仿真结果可以看成，低频时，差模增益为175,实验步骤,六、共模增益 将vin1，vin2的AC magnitude都设为1。,实验步骤,我们可以看到，即使电路是完全对称的，输出信号也会因为输入共模变化而变差。,实验步骤,七、共模抑制比 所需要的差动增益与不希望的共模增益的比值来衡量对共模扰动的抑制能力。定义“共模抑制比”（CMRR） 本实验中，低频时ACM大约为0.023，ADM大约为173，因此CMRR大约为75dB,CMRR=,实验步骤,八、电源抑制比 将vin1、vin2的AC magnitude设为0，电源的AC magnitude设为1,实验步骤,在低频时从VDD到

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论