微机原理ppt.ppt

1、一、微型计算机,AB,DB,CB,CPU,存储器,I/O接口,外设,（微型计算机组成框图）,微机系统结构示意图,0102030405060708091011121314151617181920,4039383736353433323130292827262524232221,GND,AD14/A14,AD13/A13,AD12/A12,AD11/A11,AD10/A10,AD9/A9,AD8/A8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC（5V）,AD15/A15,A16/S3,A17/S4,A18/S5,A19/S6,/BHE/

2、S7 HIGH（SSO）,MN/MX,/RD,HOLD（/RQ/GT0）,HLDA（/RQ/GT1）,/WR（/LOCK）,M/IO（/S2）,DT/R（/S1）,/DEN（/S0）,ALE（QS0）,/INTA（QS1）,/TEST,READY,RESET,8086/8088,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通用寄存器,运算寄存器,ALU,标志,执行部分控制电路,1 2 3 4 5 6,CS,DS,SS,ES,IP,内部寄存器,I/O控制电路,地址加法器,20位,16位,8位,指令队列缓冲器,外总线,执行部件,总线接口部件,8086CPU结构图,微处理

3、器,标志寄存器 16位寄存器，其中有7位未用。,D15,D0,OF DF IF TF SF ZF AF PF CF,进借位标志,奇偶标志,半进借位标志,零标志,符号标志,单步中断,中断允许,方向标志,溢出标志,1-有进、借位 0-无进、借位,1-低8位有偶数个1 0-低8位有奇数个1,1-低4位向高4位有进、借位 0-低4位向高4位无进、借位,1-结果为0 0-结果不为0,3、逻辑地址来源 8086/8088CPU中有一个地址加法器，它将段寄存器提供的段地址自动乘以10H即左移4位，然后与16位的偏移地址相加，并锁存在物理地址锁存器中。如图所示。 物理地址=段基址 * 16 +偏移地址。 段基

4、址：CS、DS、ES、SS。 偏移地址：IP、DI、SI、BP、SP等。,段寄存器值,偏移量,+,物理地址,16位,4位,16位,20位,存储器物理地址的计算方法,/BHE A0 总线使用情况 0 0 从偶地址单元开始，在16位数据总线上进行字传送 0 1 从奇地址单元开始，在高8位数据总线上进行字节传送 1 0 从偶地址单元开始，在低8位数据总线上进行字节传送 1 1 无效,8086总线的操作时序 在微机系统中，CPU是在时钟信号CLK控制下，按节拍有序地执行指令序列。从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果，这个过程称为指令执行周期。 指令周期：执行一条指令所需

5、要的时间。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。 T状态（时钟周期）：CPU处理动作的最小单位。,T1,T2,T3,TW,T4,总线周期,CLK,T1,T2,T3、TW,T4,M/IO,A19/S6-A16/S3,A19-A16,/BHE/S7,/BHE,S7-S3,ALE,READY,AD15-AD0,地址输出,数据输出,/RD,DT/R,/DEN,CPU从存储器或I/O端口读取数据的时序,CLK,T1,T2,T3、TW,T4,M/IO,A19/S6-A16/S3,A19-A16,/BHE/S7,/BHE,S7-S3,ALE,READY,AD1

6、5-AD0,地址输出,数据输出,/WR,DT/R,/DEN,CPU往存储器或I/O端口写数据的时序,操作码 操作数,汇编指令：,操作码：指令操作类型； 操作数：指令所需操作数或操作数的地址；操作数可以有一个，也可以有两个，一个源操作数，一个目的操作数。 例： MOV AX，CX ；将CX的内容送入AX中。,8086数据存储器寻址方式： 1、立即寻址，操作数直接放在指令中。 2、寄存器寻址（8个通用寄存器） 3、直接寻址，有效地址由指令直接给出， 有效地址只包含位移量。 4、寄存器间接寻址和寄存器相对间接寻址 （4个寄存器，BX、BP、SI、DI，位移量） 5、基址变址寻址和相对基址变址寻址 （

7、BX、BP，SI、DI，位移量）,例：已知：（DS）=3000H，（BX）=2000H，（SI）=1000H，MK=0250H 指令： MOV AX，MKBXSI 或 MOV AX，MKBX+SI 或 MOV AX，MK+BX+SI 有效地址：MK+（BX）+（SI）=0250H+2000H+0100H =3250H 物理地址：（DS）*16 +有效地址=30000H+3250H=33250H 执行结果：将33250H单元内容送AL，33251H内容送AH。,8086指令系统 8086汇编指令系统包括100多条指令，分为6组： （1）数据传送指令； （2）算术运算指令； （3）逻辑指令与移位指

8、令； （4）字符串操作指令； （5）控制转移指令； （6）处理机控制指令；,Atmel 29C256,CPU与存储器的连接,在CPU对存储器进行读、写操作时，首先CPU在地址总线上给出地址信号，然后发出相应的读或写的控制信号，最后才能在数据总线上进行信息交换，所以RAM与CPU的连接，主要是地址线、数据线和控制线的连接。,CPU总线的负载能力 CPU的时序和存储器的存取速度之间的配合 存储器的地址分配和片选问题 控制信号的连接,存储器芯片片选端的处理 线选法 地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。 完全译码法 全部高位地址译码产生片选信号。

9、 部分译码法 用部分高位地址进行译码产生片选信号。,I/O接口的主要功能, 对输入输出数据进行缓冲和锁存 输出接口有锁存环节，输入接口有缓冲环节 实际的电路常用： 输出锁存缓冲环节，输入锁存缓冲环节 对信号的形式和数据的格式进行变换 微机直接处理：数字量、开关量、脉冲量 对I/O端口进行寻址 与CPU和I/O设备进行联络,I/O接口的典型结构,CPU 与 外 设 之 间 数 据 传 送 的 方 式,程序传送方式 程序传送方式以CPU为中心，数据传送的控制来自CPU，通过执行预先编制的输入/输出程序实现数据传输。 程序传送方式可分为无条件传送和查询传送方式。,CPU与外设间的数据传送方式,CPU

10、 与 外 设 之 间 数 据 传 送 的 方 式,无条件传送方式 在传送信息时，已知外部设备是准备好的状态，所以输入输出时都不需要查询外部设备的状态。在输入或输出时，相应给出IN或OUT指令即可。但这种方式必须确信外部设备已准备好的状态才可使用，否则就会出错，故很少使用。,CPU 与 外 设 之 间 数 据 传 送 的 方 式,条件传送方式 （查询方式） 查询方式的数据传送过程如下： （1）CPU从状态端口读取状态字。 （2）CPU判断状态位是否“准备就绪”，如果没准备好，就返回上一步，继续读取状态字。 （3）如果准备好，则执行数据传送操作。,查询输入接口,查询输出接口,CPU 与 外 设 之

11、 间 数 据 传 送 的 方 式,中断传送方式 当外设准备好后，外设接口便主动向CPU发“中断请求”信号。CPU响应这样这一请求，则暂停正在执行的程序，而转入与外设操作有关的中断服务程序。在中断服务程序中完成数据的输入或输出，中断服务程序执行完毕，CPU返回到原来程序的断点继续执行。,CPU 与 外 设 之 间 数 据 传 送 的 方 式,中断传送方式,中断输入接口,CPU 与 外 设 之 间 数 据 传 送 的 方 式,DMA传送方式 基本思想:在存储器和外设之间建立起直接的数据传送通路，即不经由CPU，而由专门的DMA控制器实现存储器和外设之间的操作。于是，传送就不必进行保护现场等一系列额

12、外操作，从而减轻了CPU的负担，因此特别适合于高速度大批量数据传送的场合。但是，这种方式要增设DMA控制器，硬件电路比前两种方式更为复杂，,CPU 与 外 设 之 间 数 据 传 送 的 方 式,DMA传送方式,ISA总线的功能,数据线16位； 地址线 24位，支持 16 MB存储器的寻址能力； 硬中断 11级（IRQ3IRQ7，IRQ9，IRQ10IRQ12，IRQ14IRQ15），DMA通道扩充到7个（DERQ1DERQ2，DERQO，DERO5DERO7）,ISA总线是在 PC XT总线的基础上扩充而成，是在原62线的基础上再增加36根信号线，以适应 80286系统的要求。其扩充插槽的引

13、脚也从原来的 62个增加到98个。扩充插槽分两部分。 前62脚（分A列：Al31，和B列：B1B31），与PC XT总线插槽完全相同；36脚（分C列：C1C18，和D列：D1D18），为新增加的引脚，在两部分中间有一个横隔分开，适用于ISA总线插卡的插头也为 98芯，其中 62芯部分与36芯部分之间有一凹槽隔开。,8086/8088中断源,中断向量表,CLK,T1,T2,T3,T4,T1,T2,T3,T4,第一中断响应周期,第二中断响应周期,ALE,/INTA,AD7-AD0,8086中断响应周期的时序图,可编程中断控制器8259A,功能和引脚 若微处理器只有一根中断请求输入线，为了使多个外部

14、中断源共享中断资源，需要有一个专门的控制电路在微处理器的控制下去管理那些中断源并处理它们发出的中断请求信号。这种专门管理中断源的控制电路就是中断控制器。可编程中断控制器8259A具有如下功能: 它可以接收多个外部中断源的中断请求，并进行优先级别判断，选中当前优先级别最高的中断请求，再将此请求送到微处理器的中断输入端。 具有提供中断向量、 屏蔽中断输入等功能。 可用于管理8级优先权中断，也可将多片8259A通过级连方式构成最多可达64级优先权中断管理系统。8259A管理的8级中断对应的服务程序入口地址构成的中断向量表存放在内存固定区域。 具有多种工作方式，自动提供中断服务程序入口地址， 使用灵活

15、方便。,8259A 中 断 控 制 器,8259A的内部结构,优先级方式选择 普通全嵌套方式：固定优先级,IR0最高,IR7最低。 特殊全嵌套:与a)基本相同,响应同级中断请求 优先级自动循环：某级被响应后，降为最低。如IR4被响应后，优先级顺序变为：IR5,IR6,IR7,IR0,IR1,IR2,IR3,IR4。 优先级特殊循环方式：编程指定最低优先级，其它同C)。 屏蔽中断方式选择 普通屏蔽方式：对应IMR为1位的中断请求将被屏蔽。 特殊屏蔽方式: 执行中断程序时,动态改变优先级结构,屏蔽本级,允许较低级请求被服务。 中断结束方式：ISRn被清0，中断结束。 自动结束方式：8259A收到I

16、NTA后自动把ISRn位清0。 普通结束方式：8086发命令清除ISR中级最高的位，结束中断。 特殊结束方式：将ISR中指定位清0。 中断请求引入方式 边沿触发方式。 电平触发方式。 中断查询方式,初始化命令字(Initialization Command Word,ICW) ICW1：硬件设置 LTIM=1中断请求电平触发, LTIM=0中断请求边沿触发。 SNGL=1单片8259A系统，SNGL=0多片8259A系统。 ICW2：中断类型码设定，最低3位由IRn的n值定。 ICW3：在多片8259A系统中依主片、从片而定。 主片: 有1位其IR连有从片用8位。 从片: INT连到主片IR哪

17、端，用最后3位。 ICW4：工作方式设定 SFNM=1特殊全嵌套、SFNM=0普通全嵌套。 AEOI=1中断自动结束、AEOI=0普通中断结束。 BUF=0，DB无缓冲，SP/EN。 BUF=1，DB有缓冲，主从片软件定。 M/S=1为主片、M/B=0为从片。,(1) OCW1（屏蔽控制字）。OCW1称为中断屏蔽操作命令字。其格式如下：,A0 D7 D6 D5 D4 D3 D2 D1 D0,Mi=1 中断请求线IRi被屏蔽(不允许中断) =0 允许该IRi中断 OCW1将写入IMR寄存器。 A0=1时读OCW1可读出设置的IMR内容。,(2) OCW2（中断结束和优先权循环控制字）。,L2L0

18、: 优先级编码 R: 优先级自动循环 SL: 指定优先级 EOI: 结束中断命令 R SL EOI 0 0 1 普通EOI 命令(NSEOI)，全嵌套（包括特殊全嵌套）方式 0 1 1 特殊EOI 命令(SEOI)，按L2-L0编码复位ISR 1 0 1 普通EOI 命令，优先级自动循环 1 0 0 自动EOI，设置优先级自动循环 0 0 0 自动EOI，取消优先级自动循环(固定优先级) 1 1 1 特殊EOI 命令，按L2-L0编码循环优先级(L2-L0设为最低优先级) 1 1 0 按L2-L0编码循环优先级(L2-L0设为最低优先级),A0 D7D6 D5 D4 D3 D2 D1 D0 0

19、 R SL EOI 0 0 L2 L1 L0,(3) OCW3(屏蔽和读状态控制字)。,ESMM: 允许使能特殊屏蔽方式 SMM: 特殊屏蔽方式 ESMM SMM 1 1 特殊屏蔽方式置位 1 0 特殊屏蔽方式复位 0 x 普通特殊屏蔽方式 P(Polling): =1 查询方式 =0 非查询方式,A0 D7D6 D5 D4 D3 D2 D1 D0 0 0 ESMM SMM 0 1 P RR RIS,RR: 读寄存器 RIS: ISR/IRR选择 RR RIS 1 1 读ISR 1 0 读IRR 0 x 无效,A0,0,0,LTIM,SNGL,A7,A6,A5,IC4,1,D7,D6,D5,D

20、2,D1,D0,D4,D3,ICW1,(chip control),用于8085,1,T7,/T6,/T5,T4,T3,0,0,0,ICW2,(type),SNGL=1,?,1,S5,S4,S6,S7,S3,S2/ID2,S1/ID1,S0/ID0,ICW3,(slave control),Y,N,IC4=1,?,N,1,SFNM,0,0,BUF,M/S,AEOI,u PM,0,ICW4,(mode control),可中断,8259A初始化流程,8253工作原理,3个独立的16位计数器通道 每个计数器有6种工作方式 按二进制或十进制（BCD码）计数,8254是8253的改进型,8253/82

21、54的内部结构,8253的内部结构和引脚信号,8253控制字的格式,控制字寄存器。 在8253初始化编程时，由CPU向控制字寄存器写入控制字，以决定每个计数器的工作方式。此寄存器只能写入而不能读出。 控制字的功能是：选择计数器，确定对计数器的读/写格式，选择计数器的工作方式以及确定计数的数制。8253控制字的格式如图 所示。,各种工作方式的输出波形,8255A的内部结构,数据端口A、B、C,端口A：PA0PA7 A组，支持工作方式0、1、2 端口B：PB0PB7 B组，支持工作方式0、1 端口C：PC0PC7 仅支持工作方式0 A组控制高4位PC4PC7 B组控制低4位PC0PC3,端口A：P

22、A0PA7 常作数据端口，功能最强大 端口B：PB0PB7 常作数据端口 端口C：PC0PC7 可作数据、状态和控制端口 分两个4位，每位可独立操作 控制最灵活，最难掌握,8255A方式选择控制字格式,8255A的工作方式,方式0：基本输入输出 适用于无条件传送的接口电路 方式1：选通输入输出 适用于查询和中断方式的接口电路 方式2：双向选通传送 适用于与双向传送数据的外设 适用于查询和中断方式的接口电路,8255A工作方式0的功能,方式1输入引脚：A端口,数据选通信号 表示外设已经准备好数据,输入缓冲器满信号 表示A口已经接收数据,中断请求信号 请求CPU接收数据,方式1输出引脚：A端口,外

23、设响应信号 表示外设已经接收到数据,输出缓冲器满信号 表示CPU已经输出了数据,中断请求信号 请求CPU再次输出数据,8255A工作于方式2的功能,用PC6设置INTE1（输出） 用PC4设置INTE2（输入） 输入和输出中断通过 或门输出INTRA信号,起止式异步通信协议,起始位每个字符开始传送的标志，起始位采用逻辑0电平,数据位数据位紧跟着起始位传送。由58个二进制位组成，低位先传送,校验位用于校验是否传送正确；可选择奇检验、偶校验或不传送校验位,停止位表示该字符传送结束。停止位采用逻辑1电平，可选择1、1.5或2位,空闲位传送字符之间的逻辑1电平，表示没有进行传送,Intel 8251A

24、的主要特点如下： 可用于串行异步通信，也可用于串行同步通信。 对于异步通信，可设定停止位为1位、 1位半或2位， 数据位可在 5-8位之间选择。 对于同步通信，可设为单同步、双同步或者外同步， 同步字符可由用户自己设定。 异步通信的时钟频率可设为波特率的1倍、16倍或64倍。 可以设定奇偶校验的方式，也可以不校验。校验位的插入、检出及检错都由芯片本身完成。 在异步通信时，波特率的可选范围为019.2千波特； 在同步通信时，波特率的可选范围为064千波特。 提供与外部设备特别是调制解调器的联络信号， 便于直接和通信线路相连接。 接收、 发送数据分别有各自的缓冲器， 可以进行全双工通信。 ,RS-

25、232C的电气特性,232C接口采用EIA电平 高电平为3V15V 低电平为3V15V 实际常用12V或15V,标准TTL电平 高电平：2.4V5V 低电平：0V0.4V,电平转换，逻辑转换,RS-232C的引脚,RTS：请求发送 当数据终端设备准备好送出数据时，就发出有效的RTS信号，用于通知数据通信设备准备接收数据 CTS：清除发送（允许发送） 当数据通信设备已准备好接收数据终端设备的传送数据时，发出CTS有效信号来响应RTS信号 RTS和CTS是数据终端设备与数据通信设备间一对用于数据发送的联络信号 DTR：数据终端准备好 该信号就有效，表明数据终端设备准备就绪 DSR：数据装置准备好

26、通常表示数据通信设备（即数据装置）准备好，并可以进行数据传输方式 DTR和DSR也可用做数据终端设备与数据通信设备间的联络信号，例如应答数据接收,TxD：发送数据 串行数据的发送端 RxD：接收数据 串行数据的接收端 GND：信号地 为所有的信号提供一个公共的参考电平 CD：载波检测（DCD） 当本地调制解调器接收到来自对方的载波信号时，该引脚向数据终端设备提供有效信号 RI：振铃指示 当调制解调器接收到对方的拨号信号期间，该引脚信号作为电话铃响的指示、保持有效,不使用联络信号的3线相连方式,为了交换信息，TxD和RxD应当交叉连接 程序中不必使RTS和DTR有效 也不应检测CTS和DSR是否

27、有效,二进制权电阻D/A转换器的构成,不论模拟开关接到运算放大器的反相输入端（虚地）还是接到地，也就是不论输入数字信号是1还是0，各支路的电流不变的。,分别从虚线A、B、C、D处向右看的二端网络等效电阻都是R。 不论模拟开关接到运算放大器的反相输入端（虚地）还是接到地，也就是不论输入数字信号是1还是0，各支路的电流不变。,倒T型电阻D/A转换器的构成,D/A转换器的主要性能指标 (1) 分辨率。 分辨率用输入二进制数的有效位数表示。在分辨率为n位的D/A转换器中，输出电压能区分2n个不同的输入二进制代码状态，能给出2n个不同等级的输出模拟电压。 (2) 转换精度。 转换精度是指一个实际的D/A

28、转换器与理想的D/A转换器相比较的转换误差。其主要误差有失调误差、增益误差、非线性误差和微分非线性误差。用最大的静态转换误差的形式表示，它反映了实际输出电压与理论输出电压之间的接近程度。 (3) 建立时间。 当D/A转换器的输入数据发生变化后，输出模拟量达到稳定数值，即进入规定的精度范围内所需要的时间。,DAC0832的结构框图,DAC0832内部有两个寄存器，能实现三种工作方式：直通方式、 单缓冲和双缓冲。,逐次逼近法A/D 转换原理 逐次逼近的方法ADC的内部主要由逐次逼近寄存器SAR、DA转换器、电压比较器和一些时序控制逻辑电路等组成。,+,-,V+,V-,Vout,CLK,DAC,SAR,模拟输入,数字输出,置数选择逻辑,Comp.,双积分式,并行式,速度快成本高 直接比较法,（1）分辨率 A/D转换器的分辨率用输出二进制数的位数表示，位数越多，误差越小，转换精度越高。例如，输入模拟电压的变化范围为05V，输出8位二进制数可以分辨的最小模拟电压为5V2820mV；而输出12位二进制数可以分辨的最小模拟电压为5V2121.22mV。 （2）相对