第4章S3C2410处理器硬件结构.ppt

1、第4章 S3C2410A处理器硬件结构,4.1 S3C2410A处理器概述,4.2 引脚介绍,4.3 特殊功能寄存器,4.4 最小应用系统设计,S3C2410是Samsung公司推出的一款16/32位RISC处理器，基于ARM920T内核，支持ARM和Thumb指令集，芯片内集成丰富外设，而且具有非常低的功率消耗。使该系列微控制器特别适用于工业控制、医疗系统、访问控制和POS机等场合。在小尺寸上为手持设备和普通应用提供了低价格、低功耗、高性能的解决方案。,4.1 S3C2410A处理器概述,S3C2410A在包 括ARM920T内 核的同时，还 增加了丰富的 外围资源。,4.2 引脚介绍,S3

2、C2410共有272引脚，采用FBGA封装，主要分为总线控制信号、各类元器件接口信号以及电源时钟控制信号。引脚分布底视图如图所示。各引脚名称如书中表4.1所示。,4.3 特殊功能寄存器,寄存器的状态决定硬件如何工作，为了使硬件工作于某种状态，可以通过修改寄存器的值来实现。 例如：S3C2410X处理器的工作频率可达203MHz，但决不是只能工作于该频率。可以通过修改内部寄存器的值，使处理器工作在不同的频率下，通常所说的超频就是通过修改CPU的时钟相关的寄存器的值来实现的。 在S3C2410的地址空间0 x480000000 x60000000之间，存有大量的SFR（Special Functi

3、on Registers，特殊功能寄存器）用于实现对内部外围模块的控制。特殊功能寄存器在书中表4.3中列出。,注意：,表中所给的只是小端方式地址，只可以用在小端模式， 若使用大端模式，必须采用大端地址。,访问单元中的B表示8位寄存器，必须使用LDRB/STRB 或字符型指针（char int *）访问。,访问单元中的HW表示16位寄存器，必须使用LDRH/STRH 或字符型指针（short int*）访问。,访问单元中的W表示32位寄存器，必须使用LDR/STR或 字符型指针（int *）访问。,本书为了方便使用，在文件def.h中对特殊功能寄存器统一定义。同时定义了全局使用的数据类型和各种起

4、始地址。,#define U32 unsigned int #define U16 unsigned short #define S32 int #define S16 short int #define U8 unsigned char #define S8 char #define TRUE 1 #define FALSE 0 #define FCLK 202800000 #define HCLK (202800000/2) #define PCLK (202800000/4) #define UCLK PCLK #define _RAM_STARTADDRESS 0 x30000000

5、#define _NONCACHE_STARTADDRESS 0 x31000000 #define _ISR_STARTADDRESS 0 x33ffff00 #define _MMUTT_STARTADDRESS 0 x33ff8000 #define _STACK_BASEADDRESS 0 x33ff8000 #define HEAPEND 0 x33ff0000,4.4 最小系统,一个嵌入式处理器自己是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器芯片才可能工作。这些提供嵌入式处理器运行所必须的条件的电路与

6、嵌入式处理器共同构成了这个嵌入式处理器的最小系统。而大多数基于ARM处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以也把这部分也归入最小系统中。,可选，因为许多面向嵌入式领域的微控制器内部集成了程序和数据存储器,最小系统框图,可选，但是在样品阶段通常都会设计这部分电路,4.4.1 电源电路设计,供电系统 (电源),电源系统为整个系统提供能量，是整个系统工作的基础，具有极其重要的地位，但却往往被忽略。如果电源系统处理得好，整个系统的故障往往减少了一大半。,4.4.1 电源电路设计,设计电源时要考虑的因素： 1.输出的电压、电流、功率； 2.输入的

7、电压、电流； 3.安全因素； 4.输出纹波； 5.电池兼容和电磁干扰； 6.体积限制； 7.功耗限制； 8.成本限制。,复位模块和端口寄存器所需要的电源：1.8V,1.分析需求 S3C2410A处理器所需要的电源类型：,处理器内核所需电源：1.8V,PLL模块所需要的模拟电源和数字电源：1.8V,RTC模块为时钟电路提供的电源：1.8V,存储器端口和普通IO口所诩的数字电源：3.3V,ADC模块所需要的模拟电源：3.3V,由此可见，在电源系统中，至少需要3.3V和1.8V的两种直流稳压电源，如果对AD要求精度，模拟电源部分需要单独设计。,2.设计电源电路 实际的电源电路设计还需要考虑整个电路板

8、的其他模块对电源的需求，并具体到对1.8V和3.3V的需求。 除处理器外，其他模块对1.8V电源有需求的较少，但对3.3V电源有需求的模块较多。,2.设计电源电路 电源设计在确定电压需求之后，需重点分析功耗要求。 S3C2410A处理器1.8V消耗的电流约100mA。为了保证可靠性并留下余量，则电源系统1.8V能够提供的电流应当大于300mA。 整个系统在3.3V上消耗的电流与其他功能模块和外部条件有很大的关系，这里假设电流不超过300mA，这样，电源系统3.3V能够提供600mA电流即可。,分析得到以下参数： 3.3V电源设计最大电流：600mA； 1.8V电源设计最大电流：300mA。,2

9、.设计电源电路 电源设计在确定电压和功耗需求之后，需分析的就是电源的纹波、效率、调整率、外部提供的输入电源等。 其中的输入电源通常选择高质量的5V直流稳压电源。 5V输入电压经过DC-DC转换器可以实现5V到3.3V和5V到1.8V的转换。电路如图所示。 DC-DC模块的输入和输出需加滤波电容； 电源设计通常采用LED指示灯提示； RTC模块需要长期供电，即使外部掉电也不能让RTC模块停止工作，因此添加电池来供电。,4.4.2 晶振电路设计,目前所有的微控制器均为时序电路，需要一个时钟信号才能工作，大多数微控制器具有晶体振荡器。简单的方法是利用微控制器内部的晶体振荡器，但有些场合（如减少功耗、

10、需要严格同步等情况）需要使用外部振荡源提供时钟信号。,时钟系统,S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，通过引脚OM3:2来进行选择： OM3:2=00时，MPLL和UPLL的时钟均选择外部振荡器；,S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，通过引脚OM3:2来进行选择： OM3:2=11时，MPLL和UPLL的时钟均选择外部时钟源。,外部振荡器晶振电路设计,外部振荡器电路有12MHz晶振和2个15pF的微调电容组成， 12MHz的时钟信号经过片内的PLL倍频可以达到203MHz。,系统所需要的RTC时钟采用相同的方式。

11、,4.4.3 复位电路设计,微控制器在上电时状态并不确定，这造成微控制器不能正确工作。为解决这个问题，所有微控制器均有一个复位逻辑，它负责将微控制器初始化为某个确定的状态。这个复位逻辑需要一个复位信号才能工作。一些微控制器自己在上电时会产生复位信号，但大多数微控制器需要外部输入这个信号。,复位及其 配置系统,复位电路可以使用简单的阻容复位，这个电路成本低廉，但不能保证任何情况产生稳定可靠的复位信号，所以一般场合需要使用专门的复位芯片。,阻容复位电路,简单使用的复位电路设计,本系统采用较简单的RC复位电路，经使用证明，其复位逻辑是可靠的。复位电路如图所示：,该复位电路的工作原理如下：在系统上电时

12、，通过电阻R108向电容C162充电，当C162两端的电压未达到高电平的门限电压时，Reset端输出为高电平，系统处于复位状态；当C162两端的电压达到高电平的门限电压时，Reset端输出为低电平，系统进入正常工作状态。,当用户按下按钮RESET时，C162两端的电荷被泻放掉，Reset端输出为高电平，系统进入复位状态，再重复以上的充电过程，系统进入正常工作状态。,实际工程使用的复位电路设计,SP708/R/S/T低功耗微处理器复位监控芯片： 复位脉冲宽度-200ms； 最大电源电流40uA； 支持开关式TTL/CMOS手动复位输入； Vcc下降至1V时，nRESET信号仍然有效； SP708

13、/R/S/T支持高/低电平两种方式。,4.5 JTAG调试接口设计,调试与测试接口不是系统运行必须的，但现代系统越来越强调可测性，调试、测试接口的设计也要重视了。S3C2410A有一个内置JTAG调试接口，通过这个接口可以控制芯片的运行并获取内部信息。,调试测试接口,4.5.1 JTAG概述,JTAG是Joint Test Action Group（联合测试行动组）的简称。IEEE1149.1标准是由JTAG这个组织最初提出来的，最终由IEEE批准并标准化的，所以，IEEE1149.1标准也俗称JTAG标准。,JTAG标准主要用于芯片内部测试及对系统进行仿真、调试。在芯片内部封装专门的电路测试

14、访问接口（TAP），通过专用的JTAG测试工具对内部节点进行测试。,目前，大多数复杂的器件都支持JTAG协议，如ARM、DSP、FPGA等。,1.TAP 接口,TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器（DR）和指令寄存器（IR）。标准的TAP总共包括5个信号接口： TCK：测试时钟，为TAP的操作提供了一个独立的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。 TMS：测试模式选择，用来控制TAP状态机的转换。TMS信号在TCK的上升沿有效。 TDI：数据输入，所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的。 TDO：数据输出，所有要从特定的

15、寄存器中输出的数据都是通过TDO接口一位一位串行输出的。 TRST：JTAG复位信号，可以用来对TAP 控制器进行复位。,2.边界扫描,在JTAG调试中，边界扫描是一个很重要的概念。边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元，称为边界扫描寄存器。 芯片处于调试状态时，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。如果需要捕获芯片某个管脚上的输出，首先需要把该管脚上的输出装载到边界扫描链的寄存器单元中去，然后通过TDO输出，这样，就可以从TDO上得到相应管脚上的输出信号。如果要在芯片的某个管

16、脚上加载一个特定的信号，则首先需要通过TDI把期望的信号移位到与相应管脚相连的边界扫描链的寄存器单元里去，然后将该寄存器单元的值加载到相应的芯片管脚。,1）14针JTAG接口定义,4.5.2 接口电路设计,2）20针JTAG接口定义,这两类接口之间的信号电气特性都是一样的，所以可以把对应的信号直接连接起来进行转化。这意味着即使系统设计是使用了14脚接口，仍可以通过一个简单的电路转换使用采用20脚接口设计的仿真器。,简单的JTAG接口电路设计如图所示，该电路即可作成一小块电路板，包含在下载电缆内，当作JTAG仿真器使用。,调试接口电路一,S3C2410A的 JTAG 接口电路设计,复位电路与前面介绍电路有所不同。在复位信号和CPU之间插入了三态门74HC125。主要是为了复位芯片和JTAG仿真器都可以复位芯片。如果没有74HC125，当复位芯片输出高电平时，JTAG仿真器就不可能把它拉低，这不但不能实现需要的功能，还可能损坏复位芯片或JTAG仿真器。,调试接口电路一,ETM功能仅在高级仿真器中具有，用户如果没有使用，可以将其省略,4.5