第14讲-时序逻辑电路（四）.ppt

1、1,1、任意进制计数器 2、随机存取存储器 3、时序型可编程逻辑器件,第14讲-时序逻辑电路（四）,2,典型MSI计数器芯片74161,第十四讲-时序逻辑电路（四）,同步二进制加法计数器74161,3,典型MSI计数器芯片74290,异步二五十进制加法计数器74290的功能表,第十四讲-时序逻辑电路（四）,4,典型MSI计数器芯片74290,【例】,用74290实现模6（M=6）计数器。,暂态,利用置0端,= (M)8421BCD,反馈状态:,Q3Q2Q1Q0 = 0110,按8421接法,Q2Q1Q0,第十四讲-时序逻辑电路（四）,5,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,

2、一、MN,1清0法,使N进制计数器从全0状态开始计数，当计数到设定值时，由状态输出端译码产生清0信号并送至清0端，使计数器返回全0状态重新计数，跳过后续的N-M个状态。连接时要注意置数控制端是同步信号还是异步信号，以及进位信号的产生。,6,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,【例】利用清0法将同步二进制计数器74161连接成12进制计数器，可以附加必要的门电路。,7,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,2置数法,置数法适用于有预置数功能的计数器。方法是：以数据输入端的数据为计数初值，对计数脉冲计数，当计到设定值时，由输出端产生置数控制信号，将计数器置为初

3、值，重新计数。连接时同样要注意置数控制端是同步信号还是异步信号，以及进位信号的产生。,8,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,【例】 利用置数法将74161连接成12进制计数器，可以附加必要的门电路。,9,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,10,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,二、MN,用N进制计数器实现M（MN）进制计数器时，必须将多片N进制计数器连接起来，连接的方式灵活多样，可视具体情况选择。,11,第十四讲-时序逻辑电路（四）,任意进制计数器的构成方法,【例】 试分析图4.4.12电路是多少进制的计数器。,12,第十四讲-

4、时序逻辑电路（四）,任意进制计数器的构成方法,【例】 试分析图中电路是多少进制的计数器。,13,第十四讲-时序逻辑电路（四）,随机存取存储器,半导体存储器是一种能够存放大量二值信息的集成电路，属于大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。,通常把半导体存储器分为只读存储器ROM (Read Only Memory)和随机存取存储器RAM (Random Access Memory)两大类。,1、基本结构,14,第十四讲-时序逻辑电路（四）,随机存取存储器,（1）存储矩阵,字结构方式,存储矩阵由若干个存储单元组成，并排列成矩阵结构形式，是存储器的主体，分为SRAM和DRAM。,

5、15,第十四讲-时序逻辑电路（四）,随机存取存储器,（2）地址译码器,单译码方式 引线多，制造困难， 适合小容量的存储器.,地址译码器用来对输入地址进行译码，以确定要访问的单元。,16,第十四讲-时序逻辑电路（四）,随机存取存储器,两个译码器组成行列形式，也称矩阵译码或复合译码。,双译码方式,17,第十四讲-时序逻辑电路（四）,随机存取存储器,（3）读/写控制电路,读/写控制电路在读/写信号控制下，控制数据的读出或写入。,片选信号有效时， RAM正常工作；片选信号无效时，所有输入输出端均为高阻状态 ，存储器芯片与系统的数据总线完全隔离。,18,第十四讲-时序逻辑电路（四）,随机存取存储器,例：

6、用2114(1K4 bits)的存储器芯片设计 1K8 bits的存储系统 。,存储器容量的扩展,一、位扩展,存储器的位扩展是指存储器芯片的字长比系统 要求的字长小，系统存储字需要用多个芯片存储字 组成，每个芯片字占系统字的一部分。,解：共需两片2114 芯片：一片存储系统字的低四位，一片存储系统字的高四位。,19,第十四讲-时序逻辑电路（四）,随机存取存储器,存储器的位扩展接法,20,第十四讲-时序逻辑电路（四）,随机存取存储器,R/W,R/W,二、字扩展,存储器的字扩展是指芯片的字长与系统的字长 相同，但字数比系统要求少，需要多个存储器芯片 组合以扩展字数，每个芯片占系统地址范围一部分。,

7、例：用2568位的存储器芯片设计10248位的存储系统 .,解：共需4个存储器芯片，系统地址是10位，低8位接到芯片的地址线上，高2位通过2-4译码器产生 4个片选信号分别接4个芯片的片选输入端。,21,第十四讲-时序逻辑电路（四）,随机存取存储器,存储器的字扩展接法,22,第十四讲-时序逻辑电路（四）,随机存取存储器,芯片地址范围,000H 0FFH,100H 1FFH,200H 2FFH,300H 3FFH,23,第十四讲-时序逻辑电路（四）,随机存取存储器,n= (M/L)(N / K),三、字位扩展,实际的存储器往往需要字和位的同时扩展。 如果一个存储器的容量要求为M字N位，若使用 L

8、字K位的存储芯片组成，则需要存储芯片数：,例：用2114（1K 4 bits）组成4K 8 bits的存储器系统。,解：共需8片2114，先进行位扩展，再字扩展。,24,第十四讲-时序逻辑电路（四）,随机存取存储器,25,第十四讲-时序逻辑电路（四）,随机存取存储器,2、输出结构类型太多，给设计和使用带来不便。,2、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将OLMC设置成不同的工作状态，器件的通用性强；,GAL的优点：,1、采用的是双极型熔丝工艺，一旦编程后不能修改；,PAL的不足：,1、采用电可擦除的E2CMOS工艺可以多次编程；,3、GAL工作速度快，功耗小,26,第十四讲

9、-时序逻辑电路（四）,时序可编程逻辑器件,1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件.电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。,时序可编程逻辑器件的主要类型,2. 复杂可编程逻辑器件（CPLD） 集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的I/O模块相连，实现与芯片外部交换信息。,27,第十四讲-时序逻辑电路（四）,时序可编程逻辑器件,3. 现场可编程门阵列（FPGA） 芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的SOC技术。,28,第十四讲-时序逻辑电路（四）,时序可编程逻辑器件,第十四讲-时序逻辑电路（四）,GAL举例GAL16V8的电路结构图,8个输入 缓冲器,8个三态 输出缓冲 器1219,8个输出逻辑宏单元OLMC,29,时序可编程逻辑器件,可编程与阵列（32X64位）,30,第十四讲-时序逻辑电路（