VHDL第五章.ppt

1、第5章 QuartusII应用向导,Altera Quartus II 5.1,常用FPGA集成开发环境,基本设计流程,1.建立工作库文件夹和编辑设计文件 图 选择编辑文件的语言类型,2.创建工程 图 利用New Project Wizard 创建工程,图 将所有相关文件都加入此工程,图 选择目标器件,图 将Max+plusII工程转换为QuartusII工程,3.编译前设置 图 选择目标器件,图 选择配置器 件的工作方式,图 选择配置器件和编程方式,4.全程编译 图 全程编译后出现报错信息,5.时序仿真 图 选择编辑矢量波形文件,图 波形编辑器,图 设置仿真时间长度,图 vwf激励波形文件存

2、盘,图 向波形编辑器拖入信号节点,图 设置时钟周期,图 选择总线数据格式,图 设置好的激励波形图,图 选择仿真控制,图 仿真波形输出,图 选择全时域显示,6.应用RTL电路图观察器 图 RTL电路图,引脚设置和下载,1.引脚锁定,图 GW48实验系统 模式5实验电路图,图 Assignment Editor 编辑器,图 表格式引脚锁定对话框,2.配置文件下载 图 选择编程下载文件,图 加入编程 下载方式,图 双击选中的编程方式名,图 ByteBlaster II 编程下载窗口,3. 编程配置器件 图 ByteBlasterII 接口AS模式编程窗口,图 AS模式编程成功,嵌入式逻辑分析仪使用方

3、法,1.打开SignalTapII编辑窗 图 SignalTapII编辑窗口 2.调入代测信号,3. SignalTapII参数设置,图 SignalTapII编辑窗口,4.文件存盘,图 设定SignalTapII与工程同一综合适配,5. 编译下载 图 下载并准备启动SignalTapII,6.启动SignalTapII进行采样与分析 图 SignalTapII采样已被启动,图 SignalTapII数据窗设置后的信号波形,原理图输入设计方法,1. 为本项工程设计建立文件夹 2. 输入设计项目和存盘 3. 将设计项目设置成可调用的元件 4. 设计全加器顶层文件 5. 将设计项目设置成工程和时序

4、仿真,(1) 打开QuartusII，选菜单“File”“New”，在弹出的“New”对话框中选择“Device Design Files”页的原理图文件编辑输入项“Block Diagram/Schematic File” ，按“OK”后将打开原理图编辑窗。,原理图编辑输入流程,(2) 在编辑窗中的任何一个位置上右击鼠标，将出现快捷菜单，选择其中的输入元件项InsertSymbol，于是将弹出输入元件的对话框。,(3) 点击按纽“”，找到基本元件库，选中需要的元件，单击“打开”按钮，此元件即显示在窗口中，然后单击“Symbol”窗的OK按钮，即可将元件调入原理图编辑窗中。例如为了设计半加器，可参考图3-10，分别调入元件and2、not、xnor和输入输出引脚input和output (也可以在图6-1窗的左下角栏内分别键入需要的元件名)，并如图6-2用点击拖动的方法连接好电路。然后分别在input和output的PIN NAME上双击使其变黑色，再用键盘分别输入各引脚名：a、b、co和so。,原理图层次化设计建立Symbol（元件）,全加器顶层设计（Schematic）,将设计项目设置成工程和时序仿真,仿真波形,应用宏模块的原理图设计,MegaFunction： 通用元件（Counter、Shifter、FIFO）