第五章 中央处理器.ppt

1、,华北电力大学计算机系 王晓霞,计算机组成与结构,第五章,本章结构,5.3 一台模型机的总体设计,5.2 时序控制方式与时序系统,5.1 CPU功能与组成,5.4 模型机组合逻辑控制器原理与设计,5.5 微程序控制原理,5.6 模型机的微程序设计,5.1 CPU功能与组成,第五章,5.1.1 CPU的功能,CPU组成：运算器和控制器； 功能：在控制器的控制下自动完成取指令、分析指令和执行指令的任务。,第五章,5.1.2 CPU的结构,运算器（ALU）：完成算术逻辑运算； 控制器（CU）：产生控制操作的微命令。 寄存器：存放指令及结果。 中断系统：处理各种异常事件。,第五章,CPU结构框图,5.

2、1.3 寄存器设置, 用于处理的寄存器 通用寄存器组 用户可编程访问的 暂存器 用户不能直接访问的用来暂存信息的寄存器。,第五章,5.1.3 寄存器设置, 用于控制的寄存器 指令寄存器IR 功能：存放现行指令，输出为产生微操作命令序列的主要逻辑依据。,第五章,决定操作性质,操作码字段,操作数地址 转移地址,地址码字段,译码器,微命令发生器,地址形成部件,5.1.3 寄存器设置, 程序计数器PC（指令计数器或指令指针IP） 功能：提供读取指令的地址，或以PC内容为基准计算操作数的地址。用来指示程序的进程；提供后继指令地址，并送往地址寄存器。,第五章,PC+1,顺序执行：,PC先+1，再用转移地址

3、修改PC,转移执行：,5.1.3 寄存器设置, 程序状态字寄存器PSW 表示CPU现在的基本状态，也就是现行程序的状态。 一部分内容记载程序运行的状态，另一部分可由编程设定。,第五章,某机的PSW,15 12 11 8 7 6 5 4 3 2 1 0,5.1.3 寄存器设置,第五章,C=1 进位 V=1 溢出 Z=1 结果为0 N=1 结果为负,T=1, 执行跟踪程序, 条件码,反映程序运行结果, 跟踪标志,为程序查错设置的断点标志T。,程序,初始化置T为1,.,测试T,跟踪程序,.,.,5.1.3 寄存器设置,第五章,程序优先级高于外部优先级，不响应 程序优先级低于外部优先级，可响应,用户方

4、式：禁止程序执行某些指令 核心方式：允许程序执行所有指令, 优先级 为现行程序赋予优先级别，以决定是否响应外部中断请求。, 工作方式 规定程序的特权级。,5.1.3 寄存器设置, 用作主存接口的寄存器 地址寄存器MAR 读取指令：指令所在地址码MAR主存M； 读取操作数或存放数据：先将地址指针内容或地址计算结果MAR主存M。 数据缓冲寄存器MBR 写入主存：数据MBR主存M； 主存读出送入CPU：数据MBR指定寄存器。,第五章,5.2 时序控制方式与时序系统,第五章,(1) 采用 完全统一 的机器周期和节拍,5.2.1 时序控制方式,产生不同微操作命令序列所用的时序控制方式, 同步控制方式,任

5、一微操作均由 统一基准时标 的时序信号控制,CLK,以 最长 的 微操作序列 和 最繁 的微操作作为 标准,5.2.1 时序控制方式, 采用不同节拍的机器周期 每个机器周期内的节拍数不等,第五章,延长机器周期或增加节拍的办法：,节拍 (状态),5.2.1 时序控制方式, 采用中央控制和局部控制相结合的方法,第五章,局部控制的节拍宽度与 中央控制的节拍宽度一致,特点：明显时序时间划分； 时钟周期时间固定； 各步操作衔接、各部件间数据传送受 严格同步定时控制。 优点：时序关系简单，时序划分规整，控制不 复杂； 控制逻辑易于集中，便于管理。 缺点：时间安排不合理。 应用场合：用于CPU内部、设备内部

6、、系统总 线操作。,5.2.1 时序控制方式,5.2.1 时序控制方式, 异步控制方式 无基准时标信号; 无固定的周期节拍和严格的时钟同步; 采用异步应答; 优点：时间安排紧凑、合理； 缺点：控制复杂。 应用场合：异步总线操作(各挂接部件速度差异大，传送时间不确定，传送距离较远)。,第五章,5.2.1 时序控制方式, 联合控制方式 同步控制和异步控制相结合。 对各种不同指令的微操作实行大部分统一、小部分区别对待的方法。 人工控制方式,第五章,5.2.1 时序控制方式, 实际应用中的一些变化 CPU或设备的内部普遍采用同步控制方式； 对连接CPU、主存、外围设备的系统总线，有的采用同步控制，有的

7、采用异步控制; 在实际应用中，同步控制方式引入异步应答关系，是两种控制思想的结合。,第五章,5.2.2 指令序列的执行方式,第五章, 串行顺序处理方式,当现行指令执行完毕后才开始读取后继指令,5.2.2 指令序列的执行方式, 单存储体重叠处理方式,第五章,当执行第k条指令的运算操作时，可以提前读取第k+1条指令。第k条指令的运算与读取第k+1条指令，在时间上是重叠的。,5.2.2 指令序列的执行方式, 双存储体的重叠处理方式,第五章,采用双存储体结构提高重叠程度 双存储体分别按各自地址独立存取,5.2.2 指令序列的执行方式, 多存储体的交叉访问与重叠处理方式 采取多个存储体，交叉工作,第五章

8、,多存储体重叠处理示意图（四存储体）,5.2.3 多级时序系统, 工作周期（机器周期）,第五章,(1) 机器周期的概念,(2) 确定机器周期需考虑的因素,(3) 基准时间的确定,所有指令执行过程中的一个基准时间,每条指令的执行 步骤,每一步骤 所需的 时间,以完成 最复杂 指令功能的时间 为准,以 访问一次存储器 的时间 为基准,若指令字长 = 存储字长,取指周期 = 机器周期,5.2.3 多级时序系统, 时钟周期（节拍、状态）,第五章,一个机器周期内可完成若干个微操作,每个微操作需一定的时间,用时钟周期控制产生一个或几个微操作命令,将一个机器周期分成若干个时间相等的 时间段（节拍、状态、时钟

9、周期）,5.2.3 多级时序系统,CLK,T0,T1,T2,T3,5.2.3 多级时序系统, 多级时序系统,第五章,机器周期、节拍（状态）组成多级时序系统,一个指令周期含若干个机器周期,一个机器周期包含若干个时钟周期,CLK,节拍 (状态),节拍 (状态),5.2.3 多级时序系统, 多级时序划分 二级时序,第五章,指令周期由若干时钟周期组成；时钟周期数可变，即指令周期长度可变。 时钟周期是独立一级，每个时钟周期中又包含工作脉冲。工作脉冲是时序的又一级。,5.2.3 多级时序系统, 三级时序,第五章,一个指令周期由若干工作周期组成，工作周期种类与周期数也可不同。 每个工作周期又包含若干时钟周期

10、，时钟周期中包含工作脉冲。,5.3 一台模型机的总体设计,第五章,5.3.1 模型机指令系统, 指令格式：字长16位，寄存器寻址。,第五章,双操作数指令,4 6 3 3,目的地址,源地址,单操作数指令,4 3 3 3 3,目的地址,转移指令,15 12 11 9 8 6 5 4 3 2 1 0,转移地址,转移条件,5.3.1 模型机指令系统,可编程寄存器（7个）： 通用寄存器R0R3 000011 堆栈指针SP 100 程序状态字PSW 101 程序计数器PC 111,第五章,5.3.1 模型机指令系统, 寻址方式 模型机的编址为按字编址，字长16位，即主存每个单元16位。 采用定字长指令格式

11、，指令字长16位。 操作数字长16位。 CPU可编程访问的寄存器： 通用寄存器R 指令计数器PC 堆栈指针SP 程序状态字PSW,第五章,5.3.1 模型机指令系统,模型机寻址方式,第五章,跳步执行指令,SKP,跳步,110,变址寄存器内容与紧跟指令的 位移量相加，为操作数地址 （(R)+d）,R0R3、SP、PC,X (R),变址,101,寄存器内容为间址单元地址， 操作后寄存器内容加1 （(R)+1）,R0R3、SP 、PC, (R) ,直接/自增型 双间址,100,寄存器内容为操作数地址， 操作后加1 （(R)+1）,R0R3、SP 、PC,(R),立即/自增型 寄存器间址,011,寄存

12、器内容减1（(R)-1） 后为操作数地址,R0R3、SP, (R),自减型 寄存器间址,010,地址在指定寄存器中 (R)为操作数地址,R0R3、SP 、PC,(R),寄存器间址,001,数在指定寄存器中 (R)为操作数,R0R3、SP 、PC、 PSW,R,寄存器寻址,000,定义简述,可指定寄存器,汇编符号,寻址方式,编码,5.3.1 模型机指令系统, 操作类型,第五章,操作码 助记符 含义,用于数传、堆栈、I/O操作,0000,MOV,传送,0001,ADD,加,0101,EOR,异或,双操作数指令,0110,COM,求反,1011,SR,右移,单操作数指令,1100,JMP,转移,11

13、00,RST,返回,1101,JSR,转子,5.3.1 模型机指令系统,第五章,0 0 0 0 0,转移地址,无条件转,0 0 0 0 1,无进位转,(C=0),0 0 0 1 0,无溢出转,(V=0),0 0 1 0 0,数非零转,(Z=0),0 1 0 0 0,数为正转,(N=0),1 0 0 0 1,有进位转,(C=1),1 0 0 1 0,有溢出转,(V=1),1 0 1 0 0,数为零转,(Z=1),1 1 0 0 0,数为负转,(N=1),条件满足，转转移地址；条件不满足，顺序执行。,5 4 3 2 1 0,5.3.1 模型机指令系统,第五章,隐含约定：转子时返回地址压栈保存。,1

14、5 12 11 9 8 6 5 0,子程序入口,5 4 3 2 1 0,5.3.2 总体结构与数据通路, 寄存器 可编程寄存器（16位） 通用寄存器：R0(000)、R1(001)、 R2(010)、R3(011)； 堆栈指针：SP(100)；指令计数器：PC(111)； 程序状态字：PSW(101)。,第五章,允许中断（开中断）,4 3 2 1 0,5.3.2 总体结构与数据通路, 非编程寄存器（16位） 暂存器C：暂存来自主存的源地址或源数据。 暂存器D：暂存来自主存的目的地址或目的数。 指令寄存器IR：存放现行指令。 地址寄存器MAR 数据寄存器MBR,第五章,实现CPU与主存的接口,5

15、.3.2 总体结构与数据通路,CPU访问主存的地址由MAR提供； MBR控制命令与操作的关系如下： R W CPMBR 操 作 X X 上升沿 将内总线数据打入MBR 0 0 0 MBR输出为高阻 0 1 0 向数据总线输出 1 0 0 数据总线数据置入MBR,第五章,5.3.2 总体结构与数据通路, 运算部件（16位） 运算部件以算术、逻辑运算部件ALU为核心。,第五章,SN74181 4片 SN74182 1片,ALU,选择数据来源,选择器A 选择器B,移位器,:实现直送、左移、右移、字节交换,5.3.2 总体结构与数据通路, 总线与数据通路结构 组成：ALU部件、寄存器组、内总线、CPU

16、与系统总线（地址总线、数据总线、控制总线）的连接。 特点：ALU为内部数据传送通路中心；寄存器采用分立结构；内总线采用单向数据总线(16位)；与系统总线的连接通过MAR、MBR实现。,第五章,MBR,输入,输出至DB,输出至ALU的B门,输出,从内总线输入,从DB输入,(打入),(置入),5.3.2 总体结构与数据通路,模型机数据通路,第五章,5.3.2 总体结构与数据通路, 各类信息的传送路径,第五章,M, 指令信息,DB,IR, 地址信息,置入,读出,PC,选择器A,ALU,移位器,内总线,MAR, 取指地址, 顺序执行时的后继指令地址,PC,A,ALU,移位器,内总线,PC,C0,打入,

17、5.3.2 总体结构与数据通路,第五章, 操作数地址,寄存器间址寻址方式：,Ri,打入,A/B,ALU,移位器,内总线,MAR,变址方式：,位移量,ALU,变址寄存器,A/B,B/A,移位器,内总线,MAR,打入,5.3.2 总体结构与数据通路,第五章, 数据信息传送,Ri,打入,A/B,ALU,移,内,Rj,DB,M,DB,MBR,B,移、,内,Rj,ALU,Ri,打入,A/B,ALU,内,MBR,M,M(源),Ri,MBR,DB,内,I/O,ALU,打入,DB,MBR,内,C,ALU,(计算目的地址),DB,M,C,ALU,内,MBR,(目的),DB,DB,DMA方式：,I/O,打入,I/

18、O,MBR,内,Rj,ALU,M,5.3.2 总体结构与数据通路, 微命令设置,第五章, 数据通路操作：,ALU功能选择：,ALU输入选择：,输出移位选择：,结果分配：,S3S2S1S0、M、C0,不移、左移、,CPR0、CPC、CPMAR、, 访M、I/O操作：,读 R,地址使能 EMAR,写 W,置入MBR SMBR，,1,MAR向AB送地址,0,00 MBR与DB断开,MAR与AB断开,R=1读 W=1写,置入IR SIR,5.4 模型机组合逻辑控制器原理与设计,第五章,5.4.1 组合逻辑控制的基本原理,组合逻辑控制单元框图,第五章,发至CPU内部及系统总线的控制信号,5.4.2 时序

19、系统设计, 工作周期划分,第五章,取指周期FT,用于指令正常执行,设置6个触发器分别 作为各周期状态标志,源周期ST,目的周期DT,执行周期ET,中断周期IT,DMA周期DMAT,用于I/O传送控制,1 工作周期开始,0 工作周期结束,在整个指令周期中，任何时候有且只有一 个工作周期状态标志为“1”。,5.4.2 时序系统设计, 取指周期FT 从M取出指令并译码；修改PC。 取指结束时，按操作码和寻址方式(R/非R寻址)转相应工作周期。 源周期ST 按寻址方式(非R寻址)形成源地址，从M取出源操作数，暂存于C。 目的周期DT 按寻址方式(非R寻址)形成目的地址，或从M取出目的操作数，暂存于D。

20、,第五章,公操作,5.4.2 时序系统设计, 执行周期ET 按操作码完成相应操作(传送、运算、取转移地址送入PC、返回地址压栈保存). 后续指令地址送入MAR. 中断周期IT IT指CPU响应中断请求后，到执行中断服务程序前。 关中断、保存断点和PSW、转服务程序入口。 DMA周期DMAT DMAT指CPU响应DMA请求后，到传送完一次数据。 DMA控制器接管总线权，控制直传。,第五章,由硬件完成,由硬件完成,5.4.2 时序系统设计, 时钟周期（节拍）,第五章, 时钟周期时间：,一次从M读出，并经数据通路传送的操作； 一次数据通路传送操作； 一次向M写入的操作,模型机以访存时间作为一步操作时

21、间。,一个总线周期等于一个时钟周期，可根据需要扩展。,5.4.2 时序系统设计,第五章, 时钟周期数：,每个工作周期第一拍T=0， 每开始一个新节拍T计数， 工作周期结束时T清0。,一个工作周期中的时钟数可变。,用计数器T控制节拍数,将计数值译码，可产生节拍电位。,5.4.2 时序系统设计, 工作脉冲,第五章,每个时钟结束时设置一个脉冲。,1S,T,P,打入寄存器,进行时序转换,（周期状态设置/清除） （时钟T计数/清除）,第五章,CPU控制流程,FT,双,单,转,ST,DT,ET,DMAT,IT,SR,DR,Y,N,Y,N,5.4.3 指令流程图与操作时间表,拟定指令流程： 确定各工作周期中

22、每拍完成的具体操作（寄存器传送级）。 列操作时间表： 列出每一步操作所需的微命令及产生条件。,第五章,5.4.3 指令流程图与操作时间表, 取指周期FT,第五章,初始化时置入FT，,1,程序正常运行时同步打入FT。,CPFT, 进入FT的方式, 流程图,FT0：,5.4.3 指令流程图与操作时间表, 操作时间表,第五章,FT0：,电位型微命令,脉冲型微命令,EMAR,R,SIR,A+1,DM,CPPC,或,或,转换,工作周期中，每拍结束时发CPT； 工作周期结束时， 5个时序打入命令都发。,5.4.3 指令流程图与操作时间表, 传送指令,第五章, 流程图,FT0：,例1：,MOV R0，R1；

23、,源数,ET0：,ET1：,例2：,MOV(R0),(R1)；,FT0：,ST0：,ST1：,DT0：,目的地址,ET0：,ET1：,ET2：,5.4.3 指令流程图与操作时间表,第五章,例3：,MOV X(R0),X(R1)；,FT0：,形地,取源操作数， 暂存于C， 需5步。,ST0：,DT1：,DT0：,源数,ET0：,ET1：,ET2：,ST1：,ST2：,ST3：,ST4：,形地,DT2：,DT3：,目的地址,取目的地址， 暂存于MAR， 需4步。,源数送存储器， 需3步。,5.4.3 指令流程图与操作时间表, 操作时间表,第五章,FT0：,例：,MOV (R1)，(SP)+；,CP

24、PC,ST0：,EMAR,R,SMBR,输出B,CPC,A+1,DM,CPSP,EMAR,A+1,R,SIR,DM,DM,CPMAR,输出A,T+1,T+1,ST1：,ST2：,DM,5.4.3 指令流程图与操作时间表,第五章,ET1：,ET2：,EMAR,W,T+1,DM,CPMAR,输出A,DT0：,DM,CPMAR,输出A,T+1,ET0：,输出B,DM,CPMBR,5.4.3 指令流程图与操作时间表, 双操作数指令：取目的数，暂存于D。,第五章,FT0：,立即数,ST0：,ST1：,ST2：,DT0：,DT1：,DT2：,形式地址,DT3：,DT4：,目的数,ET0：,ET1：,ET2

25、：,5.4.3 指令流程图与操作时间表, 单操作数指令,第五章,FT0：,例：,COM -(R0)；,DT0：,、MAR,DT1：,ET0：,ET1：,ET2：,5.4.3 指令流程图与操作时间表, 转移指令JMP/返回指令RST,第五章,无条件 转移,SKP,R,（R）,（R)+,按R指示从M取转移地址,修改R。,（SP)+,X(PC),执行再下条指令。,从R取转移地址。,按R指示从M取转移地址。,从堆栈取返回地址,修改SP。,以PC內容为基准转移。,（RST）,5.4.3 指令流程图与操作时间表,第五章,FT0：,例1：,JMP R0；,、MAR,ET0：,ET1：,ET2：,例2：,RS

26、T (SP)+；,FT0：,ET0：,、MAR,例3：,JMP X(PC)；,FT0：,ET0：,ET1：,位移量,ET2：,、MAR,5.4.3 指令流程图与操作时间表, 转子指令JSR,第五章,无条件转子：,R,（R）,（R)+,（SP)+,（PC)+,入口在R中,入口在M中,入口在堆栈中,在ST形成子程序入口 在ET保存返回地址，并转子程序入口。,5.4.3 指令流程图与操作时间表,第五章,ST1：,ST0：,、MAR,例：,JSR（R2）；,FT0：,ET0：,ET1：,子程序入口,、MAR,返回地址压栈,ET2：,ET3：,5.4.3 指令流程图与操作时间表, 中断周期IT,第五章,

27、IT1：,IT0：,ETi：,IT2：,IT3：,IT4：,INTA,、MAR,、MAR，,例：,5.4.3 指令流程图与操作时间表, DMA周期,第五章,DMA请求,DACK 1DMAT,与系统总线脱钩,1FT,恢复原程序执行,FT,ETi,DMAT,FT,5.4.3 指令流程图与操作时间表, 控制台操作 通过控制台来控制或干预机器工作 产生总清信号的两种情况： 上电，即刚加上电源达到正常工作电压时； 按复位键，要求程序从头开始。 总清信号使CPU执行监控程序且使PC0，MAR0、FT1，监控程序使全机初始化，可以接收键盘命令。,第五章,5.4.4 组合逻辑控制器设计步骤,主要实现步骤如下：

28、 确定模型机结构与指令系统； 时序系统设计； 指令流程分析； 列出操作命令的操作时间表； 写出微命令的最简逻辑表达式； 逻辑实现。,第五章,5.4.4 组合逻辑控制器设计步骤, 微命令逻辑条件的综合化简 遍历全部操作时间表; 列出全机在各种工作状态下所需的所有微命令; 对于可以归并的微命令予以归并优化。 化简方向： 提取公共逻辑变量，减少引线，减少元器件数，使成本最低； 使逻辑门级数尽量少，形成命令的时间延迟少，即速度更高。,第五章,5.4.4 组合逻辑控制器设计步骤, 逻辑实现 传统的方法是直接用门电路实现上述逻辑式，这一组电路就泛称为微命令发生器，它们是控制器的主要实体。,第五章,5.5

29、微程序控制原理,第五章,一、 基本原理,将机器指令分解为基本的微操作序列，用二进制代码表示，编成微指令，多条微指令形成微程序。 每种机器指令对应一段微程序，固化在CPU中的控制存储器中。 执行一条机器指令时，CPU依次从控存中取微程序，从而产生微命令。 一条微指令包含的微命令，控制实现一个节拍的操作。 若干条微指令组成的一小段微程序解释执行一条机器指令。 控存中的微程序能解释执行整个指令系统的所有机器指令。,第五章,计算机组成原理,一、 基本原理, 控制器逻辑组成,第五章,一、 基本原理, 控制存储器CM 功能：存放微程序。 CM属于CPU，不属于主存储器。 微指令寄存器IR 功能：存放现行微

30、指令。,第五章,微命令字段：,提供一步操作所需的微命令。,微地址字段：,指明后续微地址的形成方式。,提供微地址的给定部分。,(微操作控制字段),(顺序控制字段),一、 基本原理, 微地址形成电路 功能：提供两类微地址。,第五章,微程序入口地址：,由机器指令操作码形成。,后续微地址：,由微地址字段、现行微地址、 运行状态等形成。, 微地址寄存器AR 功能：存放后继微地址。,一、 基本原理, 机器指令的 读取与执行,第五章,不同机器指令所对应的微程序,一、 基本原理, 读取“取机器指令用的微指令”，访问主存储器，读取机器指令，送入指令寄存器IR，修改程序计数器PC的内容。 根据操作码，通过微地址形

31、成电路，找到与该机器指令所对应的微程序入口地址。 取出对应微程序，每一条微指令提供一个微命令序列，控制有关的操作。执行完一条微指令后，产生后继微地址，读取下一条微指令。 执行完微程序后，返回到“取机器指令用的微指令”，开始又一个机器指令周期。,第五章,一、 基本原理,第五章, 有关的术语与概念 微命令(微信号)：构成控制信号序列最小单位，那些直接作用于部件或控制门电路的命令。 微操作：由微命令控制实现的最基本的操作。 微(指令)周期：从控制存储器中读取一条微指令并执行相应的一步操作所需的时间。通常为一个时钟周期。 微指令：控制角度，每个微周期的操作所需的微命令(全部或大部分)组成一条微指令。控

32、制存储器组织角度，每个单元存放一条微指令。 微程序：一系列微指令的有序集合，用来解释执行机器指令。,二、 微指令的编码方式, 直接控制法：微命令按位给出。,第五章,例. 某微指令,不需译码，产生微命令的速度快； 信息的表示效率低。,二、 微指令的编码方式, 分段直接编译法（显示编码、单重定义）,第五章,例.对加法器输入端进行控制。,微指令中设置AI字段，控制加法器的输入选择。,000 不发命令,？,C,D,微命令分组原则：,同类操作中互斥的 微命令放同一字段。,不能同时出现,二、 微指令的编码方式,第五章,加法器A输入端的控制命令放AI字段 ，B输入端的控制命令放BI字段。,C,D,AI：,B

33、I：,操作唯一；编码较简单；一条微指令能同时提供若干微命令，便于组织各种操作。,二、 微指令的编码方式, 分段间接编译法（隐式编码、多重定义） 微命令由本字段编码和其他字段解释共同给出。,第五章,例.,C =, 设置解释位或解释字段,解释位,1 A为某类命令 0 A为常数, 分类编译 按功能类型将微指令分类，分别安排各类微指令格式和字段编码，并设置区分标志。,二、微指令的编码方式, 其他编码方法 微指令译码与机器指令译码复合控制,第五章,例.,机器指令,微指令,译码器,译码器,001,R1,A门,二、 微指令的编码方式, 微地址参与解释,例.,004,微地址,微指令,011,三、微程序的顺序控

34、制方式, 初始微地址的形成 1. 取机器指令 2. 功能转移,指令操作码,微程序入口,功能转移, 一级功能转移,各操作码的位置、位数固定，一次转换成功。,入口地址=页号，操作码,三、微程序的顺序控制方式,例.,机器指令1,入口地址=000FH,机器指令2,入口地址=0010H,000F,0010,微地址1,微程序1,微地址2,微程序2,功能转移,功能转移,0页,三、微程序的顺序控制方式, 多级功能转移 指令功能与寻址方式有关 采用扩展操作码方式,分类转：,指令类型标志,区分指令类型,功能转：,指令操作码,区分操作类型,需要分级转移,三、微程序的顺序控制方式, 采用PLA电路实现功能转移,第五章

35、,入口地址 1,IR,入口地址 2,三、微程序的顺序控制方式, 后继微地址的形成 增量方式（顺序执行转移方式） 顺序执行，即微地址增量为1； 跳步执行，即微地址增量为2； 无条件转移，现行微指令给出转移微地址； 条件转移，现行微指令给出转移微地址和转移条件； 微程序转子与返回，现行微指令给出微子程序入口（转子）或给出寄存器号（返回）。,第五章,三、微程序的顺序控制方式, 断定方式 由直接给定和测试断定相结合形成微地址。,第五章,微指令,给定后续微地址 高位部分,指明后续微地址低 位部分的形成方式,三、微程序的顺序控制方式,第五章,例.,微指令,2位,位数可变,微地址10位，,约定：,A=,01

36、,10,微地址低4位为操作码，D给定高 位；,微地址低3位为机器指令目的寻址方式编码，,微地址低3位为机器指令源寻址方式编码，,6,7,11,D给定高 位；,D给定高 位。,7,16路分支,8路分支,8路分支,四、微指令格式的分类, 垂直型微指令 一条微指令定义并执行一种基本操作。 优点：微指令短、简单规整，便于编写微程序。 缺点：微程序长，执行速度慢；工作效率低。 水平型微指令 一条微指令定义并执行几种并行的基本操作。 优点：微程序短，执行速度快。 缺点：微指令长，编写微程序较麻烦。,第五章,四、微指令格式的分类, 混合型微指令 在垂直型基础上增加一些不太复杂的并行操作。 特点：微指令不长，便于编写； 微程序不长，执行速度加快。,第五章,运算器 输入控制,运算器 输出控制,操作类型控制,访M、I/O控制,常数,辅助 操作,长城203微指令,5.6 模型机的微程序设计,第五章,一、时序系统,第五章,P,微指令周期,微指令 打入 IR,二级时序：,控制数据 通路操作,结果打入 目的地，,读取 后续微指令,后续微地址 打入 AR,二、微指令格式,按数据通路各段操作划分字段 同类操作中互斥的微命令放同一字段 微操作控制字段分为： 基本数据通路操作控制字段 输入选择、ALU功能选择、移位选择、内总线输出分配 访问主存控制字段 地址选择、